Intel 最先進工藝 18A-P 入廠試產，直接向台積電挑機

呢啲進步並唔係靠傳統嘅製程微縮，而係透過以下幾項關鍵創新達成：

• 新電晶體選項同更嚴格嘅差異控制： 引入咗額外嘅邏輯閾值電壓對（VT pairs），同埋收緊咗歪斜控制（skew control），令晶片喺成塊晶圓上嘅效能表現更加均勻。同時亦為高密度同高效能嘅單元庫，加入咗新嘅低功耗同高效能元件庫 。
• 「Power Boost」技術： 呢個新嘅電晶體選項採用咗雙接點、低電阻嘅結構，可以喺相同電容之下，提供更高嘅驅動電流同運作頻率，直接轉化為更快嘅速度，但又唔會令功耗按比例大增 。

靠 PowerVia 搞掂散熱死穴

對於高效能運算嚟講，散熱係重中之重。18A-P 建基於 Intel 喺 18A 節點首度商用化嘅 PowerVia 背面供電技術 。喺 18A-P 身上，透過物料同設計嘅創新，熱阻大幅降低咗 20–40%，而導孔電阻亦改善咗 10–30% 。結果就係粒晶片唔單止更快更慳電，仲更加容易散熱——對於密集嘅數據中心同 AI 工作負載嚟講，呢點極之重要。

最煞食嘅賣點：唔使重新設計

對於一心想說服多啲外部客戶嘅代工業務嚟講，18A-P 最殺手鐧嘅賣點可能係佢嘅實用性。Intel 確認，18A-P 同基本版 18A 嘅設計規則完全兼容（design-rule compatible） 。呢個係一個好聰明嘅策略。即係話，一個已經使咗錢為 18A 設計好晶片嘅客戶——甚至只係啱啱開始開發——都可以唔使推倒重來，直接過渡到效能更強嘅 18A-P。佢哋只需要重新編譯現有嘅物理設計，就可以即刻享受到效能、功耗同散熱方面嘅提升 。

呢種兼容性大幅降低咗採用新工藝嘅風險同成本，令 18A-P 變成一個即插即用嘅升級，而唔係一個全新平台嘅承諾 。

蘋果嘅疑問：由傳聞變成現實

如期進入風險生產，係向市場發出嘅一個直接訊號：Intel 代工服務係一個可靠、長遠嘅製造夥伴。而呢份信譽，正正係圍繞 18A-P 最引人入勝嘅故仔線——同蘋果嘅潛在交易——嘅核心。

多份報告同分析師筆記都指出，蘋果正積極評估 Intel 嘅 18A 工藝，用嚟製造佢哋嘅入門級 M 系列晶片。郭明錤（Ming-Chi Kuo）就報導過，蘋果已經收到咗 18A-P 嘅 0.9.1 版本製程設計套件（PDK），而內部模擬嘅結果令人鼓舞，足以令佢哋等待最終嘅 1.0 版本發布 。KeyBanc 分析師 John Vinh 更加表示，佢哋嘅調查顯示 Intel 代工服務已經「贏得蘋果成為 18A 工藝嘅客戶，用嚟生產 MacBook 同 iPad 嘅入門級 M 系列處理器」，預計 2027 年就會投產 。

設計規則兼容呢一點，意味住蘋果可以先喺風險較低嘅 18A 設計上起步，然後再無縫過渡到產量更高、效能更強嘅 18A-P 生產晶圓，用嚟製造最終產品 。

除咗蘋果，據報 Google 亦正探索用 Intel 嘅先進封裝技術，嚟製造佢哋下一代嘅 TPU v8e AI 加速器，反映業界對 Intel 製造生態系統有更廣泛嘅興趣 。

超越 18A-P：長遠研究路線圖

Intel 亦趁住 VLSI 研討會清楚表明，18A-P 只係更長遠路線圖上嘅其中一站。喺一場受邀演講入面，Intel 院士 Eric Karl 詳細解釋咗 RibbonFET 環繞式閘極電晶體同 PowerVia 背面供電技術嘅結合，點樣為未來嘅邏輯節點提供一個可擴展嘅基礎。演講量化咗好多優勢，包括可以減少 11% 嘅佈線面積，同埋將動態電壓驟降（dynamic voltage droop）減少 10 倍，呢啲都可以令頻率提升多達 6% 。

望得更遠啲，Intel 仲分享咗關於互補式場效電晶體（CFET）嘅新研究。呢個係一種下一代嘅電晶體架構，將 NMOS 同 PMOS 電晶體垂直堆疊起嚟，可以大幅增加密度。數據展示咗具有 45nm 閘極間距（gate pitch）、整合咗 PowerVia 同直接背面接點嘅原型，呢啲全部都係後 2nm 時代嘅構建模塊 。

對於 Intel 代工服務嚟講，18A-P 係至今最實在嘅證據，證明佢哋可以執行到一個先進嘅路線圖，提供可量度嘅效能增益，並且講得出外部客戶最關心嘅語言：一條簡單、低風險、直達更強晶片嘅路徑。而呢一切到底會唔會轉化為同業界巨頭嘅簽約合同，就會係未來 12 個月嘅故事。