MI455X 採用 8 個 TSMC N2 Accelerator Complex Die、N3P fabric/cache 及 I/O die,配備 12 組 HBM4,容量 432GB、頻寬 23.3TB/s,OCP MXFP4 峰值達 40.26 PFLOPS。 Helios 由 18 個每個配備 4 張 GPU 的 compute tray 組成,共 72 張 MI455X;AMD 公布的峰值包括 2.9 exaflops FP4、31TB HBM4 及 1.7PB/s 聚合記憶體頻寬。
研究答案

Create a landscape editorial hero image for this Studio Global article: What architectural and system-level details did AMD reveal at Hot Chips 2026 about its Instinct MI400 series—especially the MI455X’s TSMC N2. Article summary: AMD’s Hot Chips message was that MI400 is not merely a faster accelerator: it is the compute building block for a vertically integrated, open-standard AI rack. The flagship MI455X combines a large chiplet GPU, unusually . Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
AMD 在 Hot Chips 2026 公布的 MI400 系列資料,重點唔只係推出一張更快嘅 AI 加速卡。旗艦級 Instinct MI455X 是 Helios 機櫃級平台嘅核心計算單元;Helios 就將 GPU、主機 CPU、網絡、機櫃及 ROCm 軟件整合成一個以開放標準為基礎嘅 AI 系統。最受注目嘅硬件優勢係記憶體:每張 MI455X 配備 432GB HBM4,而一個 72-GPU Helios 機櫃合共提供 31TB HBM4。2
3
10
MI455X 建基於 AMD 第五代 CDNA 架構。其計算部分由 8 個採用 TSMC N2 製程嘅 Accelerator Complex Die(XCD)組成;fabric、cache 及 I/O 功能則放到採用 TSMC N3P 製程嘅其他 chiplet。AMD 再將呢些 chiplet 連同 12 組 HBM4,以 TSMC CoWoS-L 封裝到同一個大型封裝之內。17
21
換句話講,MI455X 並唔係單純將一塊 monolithic GPU 做到更大,而係按計算能力、記憶體頻寬、製造成本、良率及機櫃互連重新分工嘅多裸片系統。將最先進製程集中用喺計算 die,亦可以將 fabric、cache 同 I/O 拆開處理。
AMD 列出 MI455X 擁有 256 個 Work Group Processor(WGP)及 192MB global L2 cache。CDNA 5 同時加入原生 Wave32 執行支援,並支援現代 AI 工作負載常用嘅低精度格式。3
20
Hot Chips 相關資料亦提到,MI455X 為 exponential、logarithm 等 transcendental function 設計較低延遲嘅處理路徑。呢類運算會出現喺 attention、normalization 及 activation 等神經網絡工作負載之中。不過,現有資料未有提供量化嘅延遲改善數字,所以唔應該將呢項功能當成已獲實測嘅效能提升。
以上全部係理論峰值,並唔代表任何應用都可以達到同樣吞吐量。實際表現會受到精度、稀疏計算、模型架構、記憶體存取模式、軟件利用率,以及能否有效填滿全部計算資源等因素影響。
MI455X 最有實際影響力嘅規格,可能唔係 40 PFLOPS,而係每張加速卡嘅記憶體容量。12 組 HBM4 提供 432GB 容量及最高 23.3TB/s 頻寬。2
3
對大型模型而言,呢個容量可以容納更多模型權重、activation 及推理狀態,包括 key-value cache(KV cache),令資料未必需要咁快分散到其他加速器。對 inference 尤其重要,因為 context window 越來越長,加上同時處理嘅請求增加,KV cache 容量好容易變成瓶頸。
CDNA 5 支援多種數據格式,包括 OCP MXFP4、MXFP6、MXFP8、OCP FP8、BF16、FP16、TF32、FP32 及 FP64。低精度格式主要針對 AI 訓練及推理效率,而較完整嘅格式支援亦令架構可以應付 HPC 及混合型工作負載。18
20
Helios 將加速器放入 18 個符合 Open Rack Wide 方向嘅 compute tray,每個 tray 配備 4 張 MI455X,總數達 72 張 GPU。AMD 公布嘅單機櫃最高規格如下:
Helios 嘅價值唔係簡單將 72 張 GPU 嘅規格乘埋一齊。AMD 將整個機櫃設計成一個 scale-up domain,即係令 GPU 之間嘅通訊成為架構核心,而唔係等到多部獨立伺服器組成集群之後先處理。公布嘅設計使用 Ethernet 上嘅 UALink 作 scale-up 連接,scale-out 則採用 Ethernet 網絡。10
12
每個四-GPU tray 配搭一枚 AMD EPYC「Venice」主機處理器。Hot Chips 系統架構報道將主機平台指向 SP7 上嘅 EPYC 9006;AMD 則形容 Helios 會將第六代 EPYC 9006 系列 CPU、MI455X GPU 及 Pensando 網絡整合起來。7
10
14
Pensando Vulcano AI NIC 提供 800Gbps Ethernet 連接,用於 scale-out 流量。AMD 嘅 Helios 資料亦列出,採用 Vulcano 嘅設計每張 GPU 最多可提供 2.4Tbps scale-out 頻寬。47
各部分分工相當清晰:GPU 負責 matrix 及 vector 計算;EPYC 處理主機及控制平面工作;網絡 fabric 就負責將資料送到機櫃內外。因此,Helios 本質上係一套共同設計嘅計算系統,而唔係將一堆相同加速卡插入伺服器咁簡單。
AMD 正將 Helios 對齊 Meta 提出、並透過 Open Compute Project(OCP)推動嘅 Open Rack Wide 方向及其他 OCP 機櫃標準。平台亦採用 UALink 及 Ethernet-based fabric,而唔係將整個機櫃包裝成封閉式 proprietary 系統。47
49
AMD 嘅完整平台組合包括:
ROCm 本身唔會自動消除由其他 GPU 平台搬遷軟件嘅工程工作。Kernel 支援、函式庫、編譯器、模型框架及生產工具,仍然會決定工作負載轉移有幾容易。AMD 真正嘅策略重點係:唔再只比較一張加速卡嘅規格,而係嘗試提供部署大型 AI 集群所需嘅硬件、互連及軟件基礎。
AMD 表示 Helios 已進入生產階段,部署會由 2026 年下半年開始。4
49 呢個講法反映 AMD 所公布嘅生產及部署時間表,但唔應該解讀成 Helios 已經廣泛安裝,亦唔代表每一種機櫃配置都已經可以大規模供貨。
Microsoft 另外宣布計劃喺 Azure 部署 Helios,用於 frontier model inference,為平台提供一條已點名嘅雲端部署路徑。54
56 不過,客戶部署計劃始終唔等於獨立測試嘅生產效能。
AMD 喺 Hot Chips 亦介紹 Versal Premium Gen 2 adaptive SoC。呢個產品方向同 MI455X 唔同,主要針對 physical AI、網絡、測試及量度、專業影像、航空航天及國防,以及其他對延遲及可靠性要求高嘅任務關鍵系統。31
36
38
Memory-on-Package(MoP)版本將最多 32GB LPDDR5X 直接整合到封裝內。AMD 列出最高 288GB/s 預計頻寬,並聲稱相比採用外置記憶體嘅設計,電路板面積最多可減少 60%。36
41
至於 Versal Premium Gen 2 系列嘅官方規格,就確認支援硬化 PCIe Gen6 及 CXL 3.1 介面,以及 LPDDR5X 同 DDR5 記憶體。37
40
42
部分 Hot Chips 報道亦提到 PCIe Gen7-capable transceiver 及 post-quantum cryptography。不過,現有較權威嘅產品資料只確認 PCIe Gen6、CXL 3.1,以及 PCIe Integrity and Data Encryption 等安全功能,未足以證明每一款 Memory-on-Package 裝置都具備 PCIe Gen7 或硬化 post-quantum cryptography。因此,呢些功能唔應該當成所有相關產品嘅已確認規格。37
39
40
MI455X 嘅 432GB HBM4、23.3TB/s 頻寬及 40.26 PFLOPS MXFP4,之所以重要,係因為佢哋支撐住 AMD 更大嘅系統設計。Helios 將 72 張 MI455X 放入同一個機櫃,提供 31TB HBM4、exaflop 級低精度計算、高頻寬 scale-up 連接、EPYC 主機 CPU 及 Pensando 網絡。
所以,AMD 同其他 AI 基礎設施競爭嘅關鍵,唔係單純鬥一張 GPU 有幾多 PFLOPS,而係嘗試令 GPU、記憶體、fabric、主機 CPU、NIC、機櫃同軟件堆疊,以開放標準方式協同運作。最終能否轉化成具競爭力嘅生產效能,仍要睇真實工作負載、ROCm 軟件成熟度、供應能力及部署規模,而唔係只睇規格表上嘅峰值數字。
Studio Global AI
此頁麵包含一個有來源支援的答案,您可以在 Studio Global 內繼續。
MI455X 採用 8 個 TSMC N2 Accelerator Complex Die、N3P fabric/cache 及 I/O die,配備 12 組 HBM4,容量 432GB、頻寬 23.3TB/s,OCP MXFP4 峰值達 40.26 PFLOPS。
MI455X 採用 8 個 TSMC N2 Accelerator Complex Die、N3P fabric/cache 及 I/O die,配備 12 組 HBM4,容量 432GB、頻寬 23.3TB/s,OCP MXFP4 峰值達 40.26 PFLOPS。 Helios 由 18 個每個配備 4 張 GPU 的 compute tray 組成,共 72 張 MI455X;AMD 公布的峰值包括 2.9 exaflops FP4、31TB HBM4 及 1.7PB/s 聚合記憶體頻寬。
AMD 真正押注的是整套系統:EPYC Venice 主機 CPU、Pensando Vulcano 網絡、Ethernet 上的 UALink、ROCm,以及配合 Meta Open Rack Wide 的開放式機櫃標準。