DAC 2026：Intel Foundry 攞齊四大 EDA 巨頭認證，14A 同 18A-P 製程準備就緒

除咗 EDA 嘅消息之外，Intel 仲確認咗 14A 節點嘅加速時間表，將高用量製造 (HVM) 提早到 2028 年，同時宣布強化版嘅 18A-P 節點已經按計劃進入風險投產 。

DAC 2026 上每個 EDA 供應商認證咗啲乜

Synopsys 將其 AI 驅動嘅 EDA 流程認證畀 Intel 14A，涵蓋數碼同模擬設計工具、整合式多物理場分析（包括電源完整性、熱能、電磁場），以及一個廣泛嘅 IP 組合。用於多晶片同先進封裝嘅 Synopsys 3DIC Compiler 平台（支援 Intel EMIB 同 EMIB-T）都獲得認證 。

Siemens 宣布佢哋嘅 Calibre nmPlatform（用於 IC 設計驗證）同 Solido Simulation Suite（用於模擬、自訂數碼同混合訊號電路驗證）而家已經獲得 Intel 14A 同 Intel 18A-P 嘅認證 。

Keysight 將其 RFPro 電磁 (EM) 設計軟件（屬於 Keysight EDA Advanced Design System (ADS) 一部分）認證畀 Intel 14A 同 Intel 18A-P，為 AI、HPC 同流動應用程式提供射頻同毫米波設計同模擬能力 。

Cadence 將佢哋全套 AI 驅動嘅數碼同自訂參考流程、工具同解決方案，認證畀 Intel 18A-P 同 Intel 14A，充分利用 Intel 嘅 RibbonFET 環柵晶體管同第二代 PowerVia/PowerDirect 背面供電技術 。

Intel 14A 時間表提前一年

Intel 將 14A (1.4nm 級別) 嘅生產時間表提前咗大約一年，原本計劃係 2029 年量產 。

• 風險投產（畀內部產品）：2027 年下半年 (H2 2027)
• 高用量製造 (HVM)：2028 年——同 TSMC 嘅 A14 時間表睇齊
• 0.9 版本製程設計套件 (PDK)（畀外部客戶）：2026 年 10 月

CEO 陳立武 (Lip-Bu Tan) 喺 2026 年第二季度嘅業績電話會議上確認，預計由 2026 年下半年到 2027 年上半年會收到外部客戶嘅決定，而 14A 嘅 HVM 已經確定喺 2028 年 。Intel 仲話，14A 喺缺陷密度同晶體管性能方面，喺同一發展階段嘅表現都超越咗 18A 。

Intel 18A-P 最新進展：按計劃進入風險投產

Intel 18A-P，作為 Intel 18A 家族嘅首個性能強化版本，喺 2026 年 6 月按計劃進入風險投產，呢個消息喺 VLSI Symposium 上公布 。

同標準 18A 比較嘅主要性能數據：

• 效能高 9%（喺同等功耗下）
• 功耗低 18%（喺同等效能下）
• 同 18A 保持設計規則兼容，意味住現有嘅 18A 設計可以直接升級，唔使大改

18A-P 將會用喺 Panther Lake 同 Xeon 6+ 等產品上 。Intel 嘅 18A 基礎節點良率已經高過目標 (25%+)，足以支援 Panther Lake 嘅大量生產 。

點解呢件事咁重要

DAC 2026 係第一次所有四大 EDA 巨頭——Synopsys、Siemens、Keysight 同 Cadence——同時為 Intel 14A 同 Intel 18A-P 認證工具。呢個生態圈嘅就緒程度，對於 Intel Foundry 吸引外部客戶嚟講好關鍵。CEO 陳立武預計，由 2026 年下半年到 2027 年上半年，就會有客戶對 14A 作出實質承諾 。將 14A 嘅時間表提前到 2028 年，令 Intel 可以同 TSMC 嘅 A14 節點正面競爭；而 18A-P 按計劃進入風險投產，亦顯示 18A 家族嘅執行進度穩定。