NVIDIA為咗確保光學供應鏈,行動好積極。2026年3月,佢哋用咗40億美元(每間20億)投資Lumentum同Coherent,鎖定咗未來幾年嘅高性能激光晶片同先進光學材料供應 EL。NVIDIA計劃喺2026年下半年推出用COUPE技術嘅Spectrum-X Ethernet光學交換器,會用到台積電嘅SoIC技術 R。
COUPE本質上係一種封裝創新。佢用台積電嘅SoIC-X(System on Integrated Chips)技術,將電子集成電路(EIC)直接堆疊喺光子集成電路(PIC)上面,用銅對銅嘅混合鍵合技術 STS。EIC用65nm級製程,PIC就負責光學信號處理 SS。
呢種異質整合係關鍵。通過將電子同光子晶片以亞十微米間距鍵合,台積電話COUPE比傳統嘅可插拔光學模組,效率提升5至10倍,延遲降低10至20倍,而且體積更細 T。
2026年被廣泛形容為共封裝光學(CPO)由試點轉向全面商業量產嘅一年 HG。多份市場研究報告都指向呢個時間點:CPO市場喺2026年估值約22億至42億美元,預計到2031年嘅年複合增長率達25%至35% G。IDTechEx更預測到2036年市場將超過200億美元,年增長37% I。
AI數據中心係主要需求來源。NVIDIA喺CES 2026發布嘅Spectrum-6 Ethernet交換器,總頻寬達409.6 Tbps,用咗集成矽光學引擎,連線功耗比上一代降低5倍 M。Broadcom同Marvell亦正開發針對1.6T及以上嘅CPO平台 AP。
功耗效率嘅改善好明顯。傳統銅線同可插拔系統喺2025年初每bit消耗12至15 pJ,而Broadcom同NVIDIA嘅新CPO系統已經做到5 pJ/bit或更低,路線圖目標係低過1 pJ/bit MF。
呢個擴張計劃唔係冇風險。報道提到,SoIC堆疊良率喺早期生產階段大約只有50%,即係理論上會令完成嘅光引擎數量減半 T1。如果再計埋下游組裝良率嘅損耗,實際光引擎出貨量會更低——按而家產能計約3900萬個,到2028年目標約4.86億個,而原始晶片數目係1.94億粒 1。
先進封裝產能本身已經係瓶頸。台積電嘅CoWoS(Chip-on-Wafer-on-Substrate)產能到2026年都已經賣斷。CEO魏哲家公開承認CoWoS仍然極度緊張 O。台積電預計CoWoS產能由2022到2027年嘅年複合增長率超過80%,但矽光學而家正正同GPU同HBM整合爭緊同一套先進封裝產能——CoWoS同SoIC TB。業界分析形容台積電嘅矽光學產能係繼CoWoS之後,AI供應鏈嘅下一個瓶頸 MB。
| 指標 | 目前(2024–2025) | 2026年第二季 | 2026年第四季 | 2028年目標 |
|---|---|---|---|---|
| PIC晶圓產能(每月) | ~500 MT | 10,000 MT | 15,000 MT | ≥25,000 MT |
| 每年PIC晶片產量(約) | ~400萬 T | ~7800萬 T | ~1.17億 T | ~1.94億 T |
| COUPE平台狀態 | 量產前 | 開始量產 S | 產能爬升 S | 更高產能目標 |
| 主要客戶 | — | NVIDIA, Broadcom MA | NVIDIA, Broadcom MA | NVIDIA, Broadcom + 其他 |
台積電正執行一個歷史上極具野心嘅矽光學產能擴張,以COUPE/SoIC-X平台為核心,由AI數據中心需求推動。用唔夠三年時間,由每月500片擴到25,000片晶圓,係50倍增長,對整個AI硬件供應鏈影響深遠。不過,良率成熟度——尤其係SoIC堆疊良率大約只有50%——同整體先進封裝產能瓶頸,仍然係最大嘅短期風險 MHTM。
如果成功,台積電呢個光學賭注會鞏固佢作為AI時代連線技術中央代工廠嘅地位,將主導權由邏輯晶片同先進封裝,進一步擴展到光學領域。