Intel 據報喺 14A2 製程上考慮引入「雙面供電」架構,同時由晶片正面同背面供電,目標將 M0 金屬間距收窄到約 21nm,以提升電晶體密度。 關鍵時間表出爐:PDK 0.9 喺 2026 年 10 月推出、2028 年開始風險生產、2029 年進入量產,比 TSMC 嘅 A14 喺 2028 年量產大約落後一年。
研究答案

Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What technical shift is Intel considering for its 1.4nm (14A2) chip process, what is driving this. Article summary: Here is a comprehensive, sourced fact-check on Intel's 14A/14A2 plans and the competitive landscape.. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
Intel 衝擊 1.4nm 級晶片嘅道路,出現咗一個重大嘅技術轉向。根據最新業界報道,Intel 正考慮為其 14A2 製程版本引入一個重大改變——由標準嘅背面供電(backside power delivery),轉為同時由晶片正面同背面供電嘅「雙面供電架構」M。
呢個轉變背後嘅最大推動力,係要應對來自 TSMC A14 同 Samsung SF1.4 嘅激烈競爭壓力,令 Intel 喺電晶體密度上保持優勢M。
Intel 基本版 14A 製程採用自家「PowerDirect」背面供電網絡(BSPDN),即係將電源路由由晶片背面處理ME。而報道中嘅 14A2 變種就會行得更前:同時由晶片正面同背面供電M。
呢種雙面架構嘅目標係實現更緊湊嘅金屬間距(metal pitch),從而提升電晶體密度M。具體數字如下:
考慮到基本版 14A 已經承諾比 Intel 18A 有高達約 30% 嘅晶片密度提升,14A2 理論上會帶嚟更大嘅密度增益——不過 Intel 暫時未有公布 14A2 嘅具體密度數字ME。
呢個技術轉變,明顯係要反擊 TSMC 嘅 A14(1.4nm 級)同 Samsung 嘅 SF1.4M。隨住 1.4nm 競爭愈嚟愈激烈,Intel 需要一個密度上嘅差異點,去超越基本版 14A 嘅表現。雙面供電就係其中一個方法,但同時會帶來技術挑戰,例如增加電阻,以及需要全新嘅複合供電結構M。
Intel CEO Lip-Bu Tan 已更新咗時間指引。以下係根據近期報道同 Intel 自家披露嘅關鍵時間表:
| 里程碑 | 日期 / 時間 | 來源 |
|---|---|---|
| PDK 0.5 外部發佈 | 2026 年初(已派發) | EWD |
| PDK 0.9 外部發佈 | 2026 年 10 月 | EWD |
| 客戶承諾期 | 2026 下半年 – 2027 上半年 | B |
| 風險生產 | 2028 年 | EGBWS |
| 量產 (HVM) | 2029 年 | EGBWS |
Tan 形容 PDK 0.9 係 14A 製程嘅「聖杯」(Holy Grail),係吸納客戶嘅關鍵檢查點W。呢個時間表比起之前 2027 年風險生產嘅指引,大約推遲咗一年S。
| 公司 | 1.4nm 節點名稱 | 風險生產 | 量產 |
|---|---|---|---|
| Intel | 14A / 據報嘅 14A2 變種 | 2028 年 | 2029 年 |
| TSMC | A14 | 來源未有提及 | 2028 年 BBT |
| Samsung | SF1.4 | 來源未有確認 | 來源未有確認 |
TSMC 計劃喺 2028 年開始量產其 A14 製程BBT。值得留意嘅係,TSMC A14 第一個版本唔包背面供電,要等到 2029 年嘅 A14P 版本先會有T。
Samsung 被提及係 1.4nm 競爭嘅一部份,但提供嘅來源未有確認其 SF1.4 嘅具體風險生產或量產時間M。
關鍵結論: Intel 嘅 2029 年量產目標,比 TSMC 嘅 2028 年大約落後一年。不過 Tan 表示,Intel 認為 14A 嘅時間同 TSMC A14 好接近,大家都係定位喺 1.4nm 級別W。Samsung 嘅時間線就未明朗M。
CEO Lip-Bu Tan 已經確認,Intel 已啟動 14A 之後兩個製程節點嘅開發G:
Tan 喺波士頓舉行嘅 J.P. Morgan 第54屆全球科技、媒體同通訊會議上透露咗呢啲資訊G,顯示 Intel 正規劃一個橫跨多個「埃米世代」嘅長遠藍圖。
Intel 基本版 14A 節點採用 RibbonFET 2 環繞閘極(GAA)電晶體同 PowerDirect 背面供電,聲稱比 Intel 18A 有高達 30% 嘅晶片密度提升E。而報道中嘅 14A2 變種正考慮引入 雙面供電架構 同更緊湊嘅 21nm M0 間距,以喺密度上同對手競爭M。關鍵時間點包括 2026 年 10 月嘅 PDK 0.9、2028 年嘅風險生產,以及 2029 年嘅量產EGBWS。呢個進度比 TSMC 嘅 A14(目標 2028 年量產)大約落後一年BB。展望將來,Intel 正著手開發 10A 同 7A 等更先進嘅製程G。
Studio Global AI
此頁麵包含一個有來源支援的答案,您可以在 Studio Global 內繼續。
Intel 據報喺 14A2 製程上考慮引入「雙面供電」架構,同時由晶片正面同背面供電,目標將 M0 金屬間距收窄到約 21nm,以提升電晶體密度。
Intel 據報喺 14A2 製程上考慮引入「雙面供電」架構,同時由晶片正面同背面供電,目標將 M0 金屬間距收窄到約 21nm,以提升電晶體密度。 關鍵時間表出爐:PDK 0.9 喺 2026 年 10 月推出、2028 年開始風險生產、2029 年進入量產,比 TSMC 嘅 A14 喺 2028 年量產大約落後一年。
Intel 行政總裁 Lip Bu Tan 確認,公司已啟動 10A(1nm級)同 7A(低於1nm)兩個更先進製程嘅早期開發,顯示佢哋有長遠嘅「埃米世代」藍圖。