Google Humufish TPU(前稱TPUv8e)決定用Intel EMIB T封裝,取代台積電CoWoS,主因係CoWoS產能嚴重不足,加上Humufish晶片面積達9 10倍光罩尺寸,用CoWoS成本太高,EMIB T先搞得掂[1][2][16]。 EMIB T技術優勢在於只喺晶片連接位嵌入細小矽橋,唔似CoWoS要用成塊大矽中介層,所以成本更低、封裝可以更大。但分析師郭明錤警告,由目前90%技術驗證良率爬到量產所需嘅98%以上,難度隨時大過由零開始做到90%[4][8][14]。
研究答案

Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's C. Article summary: Google's EMIB-T bet is a vote of confidence in Intel's packaging at a moment when CoWoS capacity is strangled, and for very large die sizes (~10x reticle) EMIB-T offers genuine cost and scaling advantages. But Intel face. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Google決定喺下一代TPU(代號Humufish,前稱TPUv8e)採用Intel EMIB-T先進封裝,而唔再用台積電嘅CoWoS,係AI晶片供應鏈近年最重大嘅轉向之一。呢個決定一方面係對Intel封裝技術投下信心票,另一方面亦係一場高風險賭博——如果Intel克服唔到良率爬升難關,同埋解決唔到自己旗艦CPU都唔用EMIB嘅尷尬矛盾,成個計劃隨時會出事。
Google轉用EMIB-T嘅主要原因好簡單:CoWoS產能唔夠分。AI需求爆發式增長,令台積電CoWoS產能長期緊張,而Intel EMIB係目前唯一喺規模上可以替代嘅選擇。EMIB-T被形容為「比CoWoS 2.5D方案更大靈活性、更易擴展、成本更低」
。
Humufish方面,Google自己負責運算晶片設計,聯發科做後端設計,預計2027年下半年出貨。Aletheia Capital估計Humufish晶片面積達9-10倍光罩尺寸,封裝基板約13,700 mm²(相當於16倍光罩),對CoWoS嚟講太大太貴——所以EMIB-T係預設封裝方案,CoPoS只係後備
。
總括嚟講,Google需要一個可以應付超級大封裝嘅方案,CoWoS喺經濟上搞唔掂,EMIB-T就啱啱好。
EMIB-T同CoWoS嘅架構差異係根本性嘅。CoWoS將所有晶片放喺一大塊矽中介層上面——封裝越大,浪費嘅矽越多,成本越高。EMIB就相反,只喺晶片需要連接嘅位置嵌入細小矽橋,其餘部分用平價有機材料
。
有人比喻得好:CoWoS似成個城市嘅高速公路網絡,EMIB就係河上面一條橋。對於Humufish呢類約10倍光罩嘅巨型晶片,呢個成本同擴展優勢就係勝負關鍵。
Google已經向Intel落單,要求2028年交付超過300萬粒TPU,呢個消息由《The Information》引述四個消息來源確認。業界分析認為,呢個主要係先進封裝訂單,因為Intel自家製程喺先進邏輯晶片方面仲未追得上台積電
。
不過,呢個出貨目標撞正一個殘酷嘅現實:Intel EMIB-T喺Humufish項目嘅技術驗證良率大約係90%。分析師郭明錤話,考慮到Intel生產EMIB嘅歷史,90%係正面信號,但業界FCBGA組裝良率係98%以上
。郭明錤明確警告:由90%爬到98%,難度可能**「大過由零開始做到90%」**
。
作為參考,台積電2026年嘅5.5倍光罩CoWoS量產良率目標係98%——一個明顯高好多嘅基準。呢個良率差距意味Intel要解決一個極其困難嘅量產爬坡問題,先可以令300萬粒嘅出貨量喺經濟上可行。對於一粒價值幾百甚至幾千美元嘅AI加速器嚟講,良率每差一個百分點,就直接等於幾千萬美元嘅收入損失。
Intel正在馬來西亞兴建「Project Pelican」先進封裝園區,預計2026年投產。即使係咁,要喺一款新技術變體(EMIB-T)上為單一客戶達到數百萬粒嘅高良率產出,對Intel嘅代工封裝業務嚟講係前所未有嘅挑戰。
Google押注EMIB-T最尷尬嘅一點係:Intel自己嘅下一代Diamond Rapids Xeon處理器唔會用EMIB。根據SemiAnalysis嘅報告(經LinkedIn發布),「Intel喺Diamond Rapids放棄EMIB,轉用UCIe……Diamond Rapids好大機會用UCIe over substrate作為長距離晶片互連」。Intel喺ISSCC上展示過基於UCIe嘅晶片互連方案
。
呢個矛盾好諷刺:Intel將EMIB-T賣俾Google做招牌封裝客戶,但自己嘅旗艦伺服器CPU就轉會走人。 原因係對CPU晶片組嚟講,UCIe over standard substrate已經提供足夠頻寬,成本同複雜度仲更低——但個觀感真係好差。
Intel等於叫市場信任EMIB可以承載Google 300萬粒TPU嘅產量,但自己嘅頂級產品團隊就揀咗第二個標準。正如SemiAnalysis所講:「Intel『最好』嘅封裝技術——for所有人,但唔包括Intel自己」。
註:Diamond Rapids嘅設計細節嚟自行業分析報告同SemiAnalysis嘅LinkedIn帖文,呢啲來源有可信性,但唔係Intel官方確認。
Google押注EMIB-T,係喺CoWoS產能枯竭嘅環境下對Intel封裝投下信心票,而且對於約10倍光罩呢類超大晶片,EMIB-T的確有成本同擴展優勢。但Intel面對良率爬坡(90%→98%+)同數百萬粒量產規模嘅雙重挑戰,呢項技術从未以呢個規模運行過。而Diamond Rapids放棄EMIB嘅矛盾,更加凸顯Intel對外推銷封裝技術嘅同時,自己最高量產嘅產品已經轉咗會。
Studio Global AI
此頁麵包含一個有來源支援的答案,您可以在 Studio Global 內繼續。
Google Humufish TPU(前稱TPUv8e)決定用Intel EMIB T封裝,取代台積電CoWoS,主因係CoWoS產能嚴重不足,加上Humufish晶片面積達9 10倍光罩尺寸,用CoWoS成本太高,EMIB T先搞得掂[1][2][16]。
Google Humufish TPU(前稱TPUv8e)決定用Intel EMIB T封裝,取代台積電CoWoS,主因係CoWoS產能嚴重不足,加上Humufish晶片面積達9 10倍光罩尺寸,用CoWoS成本太高,EMIB T先搞得掂[1][2][16]。 EMIB T技術優勢在於只喺晶片連接位嵌入細小矽橋,唔似CoWoS要用成塊大矽中介層,所以成本更低、封裝可以更大。但分析師郭明錤警告,由目前90%技術驗證良率爬到量產所需嘅98%以上,難度隨時大過由零開始做到90%[4][8][14]。
最大諷刺係Intel自己嘅下一代旗艦伺服器CPU Diamond Rapids據報會放棄EMIB,改用UCIe over substrate互連標準。即係Intel賣EMIB T俾Google做招牌客,但自己最高端產品就轉咗會,形成「Intel最好嘅封裝技術——係for人哋,唔係for自己」嘅尷尬局面[45][46]。