Google TPUv8e轉投Intel EMIB-T封裝：台積電CoWoS產能爆煲，AI晶片供應鏈大執位

EMIB-T比CoWoS嘅技術優勢

標準EMIB技術已經用喺Intel嘅FPGA同Sapphire Rapids Xeon處理器好幾年，但一直都欠缺高功率AI加速器所需要嘅供電同光罩（reticle）擴展能力。EMIB-T嘅突破係將矽貫穿孔（TSV）直接整合到嵌入式橋接晶片入面，令到可以垂直供電同支援HBM4級別嘅記憶體。主要架構優勢包括：

• 冇咗大型矽中介層 – EMIB只喺晶片連接嘅地方放細細粒嘅橋接晶片，唔似CoWoS咁要用一大塊矽中介層覆蓋成個封裝，咁樣可以降低材料成本同簡化結構。
• 更佳嘅熱膨脹匹配 – 冇咗大面積嘅矽中介層，晶片同基板之間嘅熱膨脹係數（CTE）差異問題會細好多，減少封裝變形嘅風險。
• 更大嘅光罩擴展能力 – EMIB-T可以突破CoWoS-S大約3.3倍光罩嘅限制。Bernstein分析師話EMIB-T支援嘅封裝尺寸比目前CoWoS方案更大。Intel表示EMIB喺2024年已經做到6倍光罩，目標係2026年做到8倍，2028年做到12倍。
• 理論上更高嘅良率 – 因為橋接晶片細細粒分散放，就算其中一粒有缺陷都唔會令成個封裝報廢，呢個同CoWoS用一塊大嘅矽中介層好唔同，一粒缺陷就可以整死成塊中介層。
• 有產能 – Intel嘅EMIB生產線仲未用盡，相反台積電嘅CoWoS產能已經預售晒到2027年。

不過要留意嘅係：CoWoS喺最高頻寬密度同HBM記憶體嘅接近程度仍然領先，適合最進取嘅AI設計。EMIB-T正在收窄差距，但暫時未喺頂級效能上超越CoWoS。

規模、良率同8個百分點嘅差距

呢單消息由《The Information》首次報道，之後獲摩根士丹利證實，涉及Google向Intel預訂 超過300萬粒TPU，預計2028年生產。呢個先係真正嘅挑戰：Intel要用一個從未喺呢個規模為外部客戶出過貨嘅技術，處理幾百萬粒晶片。

良率係最大嘅問題。 天風國際分析師郭明錤（Ming-Chi Kuo）首先指出，Intel嘅EMIB-T封裝技術喺Humufish TPU嘅技術驗證階段達到咗 大約90%良率。但係量產嘅標準係大約98%，中間仲有 8個百分點嘅差距。做個參考：台積電對2026年嘅5.5倍光罩CoWoS嘅良率目標都係由98%起跳。90%良率代表每封裝10粒就有1粒要報廢；98%良率就係每50粒先有1粒報廢。

其他挑戰包括：

• 執行風險：Intel企業副總裁John Pitzer承認，之前對2025年封裝業務嘅增長預期係「太過樂觀」。公司仲要將部分EMIB生產外判畀Amkor喺南韓嘅廠房。
• 時間表：Humufish TPU嘅設計定案（tape-out）預計喺2026年底左右，生產樣本喺2027年下半年。
• 產能擴張：Intel 18A節點產能預計到2028年會翻倍，而愛爾蘭嘅Intel 3晶圓廠產能會喺同期增長80%。

最諷刺嘅矛盾：Diamond Rapids

成個故事最諷刺嘅係：Intel一邊贏得Google呢個外部EMIB客戶，一邊自己嘅旗艦Xeon處理器平台反而放棄EMIB。Intel下一代伺服器CPU Diamond Rapids（192核心，預計2026至2027年推出）好可能會改用 UCIe晶片間互連技術行標準有機基板，而唔再用EMIB。喺ISSCC會議上，Intel展示咗UCIe-S鏈路喺標準有機基板上高速運行，數據傳輸率比可比嘅3nm設計高3倍，頻寬密度高2.8倍。

即係話：

• Sapphire Rapids（2023年）同Granite Rapids 用EMIB嚟連接運算晶片。
• Diamond Rapids 預計會用更簡單、更平嘅 UCIe-over-substrate 方案，避開EMIB嘅複雜性同成本。
• 但係Intel而家就係將呢個EMIB技術當成高級CoWoS替代品賣畀Google。

呢個矛盾說明咗，EMIB嘅價值好睇應用場景：對Google呢啲大型AI加速器嚟講，EMIB解決咗產能短缺問題，仲可以低成本擴展；但對Intel自己嘅Xeon處理器嚟講，因為有機基板訊號技術（經UCIe）嘅進步，令到嵌入式橋接呢個做法變得冇必要，而且對高產量嘅CPU封裝嚟講太貴。