量子電腦要走到商用，唔係單靠堆高實體量子位數量就得。系統仲要壓低錯誤、容納大量控制及讀取接線、維持極低溫運作，最後更要在某類客戶問題上，做到傳統高效能運算（HPC）同AI系統無法以相近成本達到的效果。

IBM同Intel正由兩條不同路線處理這些瓶頸：IBM一邊降低近期噪聲量子計算的誤差成本，一邊重設超低溫硬件的擴展方式；Intel就押注矽自旋量子位，並將量子處理器定位為與CPU、GPU協同的專用運算資源。

IBM：先篩走可辨認錯誤，再處理剩低噪聲

IBM提出的 spacetime probabilistic error cancellation（spacetime PEC，時空機率式錯誤抵消），核心係將兩種錯誤處理方法接起來，而唔係聲稱已經可以修正所有量子錯誤。

第一步是以基於「時空碼」的錯誤偵測層，在電路不同量子位及不同時間步加入輔助量子位與檢查。若某次運行未能通過這些檢查，就會被標記，並以後選（post-selection）方式剔除。之後，系統對未被偵測到的剩餘錯誤，使用 PEC：透過抽樣多個經修改的電路版本，再以帶權重的統計結果估算及抵消噪聲。

重點要分清：這屬於錯誤緩解，唔係容錯量子錯誤更正。它可以令噪聲處理器給出較好的結果估計，但未能將現時的實體量子位，變成可以長時間可靠運算的邏輯量子位。

63倍數字實際代表乜？

研究團隊在IBM超導量子處理器 ibm_aachen 上，以橫場伊辛模型模擬測試該方法。預印本指，方案在六個Trotter步之內，能將平均磁化量恢復至統計不確定度範圍內；相較沒有後選的PEC，推算的抽樣開銷最多降低63倍。

呢個數字值得留意，但適用範圍好具體：它比較的是該實驗的估算抽樣成本，唔代表整體運行時間快咗63倍，更唔係通用量子加速的證明。後選本身必然會丟棄部分量測結果；而PEC能否有效，亦取決於是否足夠準確掌握噪聲模型。加上成果目前是arXiv預印本，並非經同行評審、證明可廣泛進行容錯運算的示範。

實際意義是：能識別的故障就先剔除，將較昂貴的誤差緩解資源集中處理其餘錯誤。這或可延長噪聲量子電腦可做有用計算的範圍，但不會取代日後所需的主動錯誤更正及邏輯量子位。

IBM點解連「雪櫃」都要重造？

對超導量子處理器而言，冷卻系統本身就是擴展難題。每個量子位都要控制及讀取連接；當要在傳統低溫設備內塞入更多處理器，接線密度與互連安排就愈來愈難處理。

IBM已將兩個盒形低溫單元接成同一個運作環境，溫度降至 15毫開爾文以下；兩個模組之間以具熱屏蔽的通道，讓量子纜線穿過。每個單元仍採用成熟的稀釋製冷技術，但盒形設計讓模組可以並排擺放，騰出更多空間予接線及晶片之間的連接。IBM表示，每個模組的真空外殼最多可提供其常用量子系統 12倍 的接線空間。

商業層面的價值在於架構：與其將一顆愈做愈大的處理器困在單一、受空間限制的冷凍機內，IBM想用受保護的短距離互連去連接多枚處理器。理論上，這可令運算能力隨模組增加而擴展，同時減輕長距離外部接線帶來的佈線複雜度。

Nighthawk、2027年1,000個量子位與Starling

IBM下一步計劃在這個模組化系統安裝Nighthawk處理器，以測試整套架構。其路線圖目標是到 2027年，經已連接的處理器合共達到至少 1,000個可編程量子位；而預定的容錯系統 IBM Quantum Starling 則目標在 2029年 推出。1718

這些是路線圖目標，唔係已交付的能力。但它反映IBM已將誤差處理、模組硬件、互連、接線與超低溫運作，視為同一個擴展問題，而非各自獨立的工程項目。

Intel的押注：矽量子位，融入混合運算堆疊

Intel行政總裁陳立武（Lip-Bu Tan）形容，量子處理器將是第三類運算硬件，在部分應用中與 CPU及GPU並行協作。在此模式中，傳統處理器與加速器負責流程編排及一般運算；量子處理器只會被派往量子演算法能帶來實質優勢的特定工作。5

這比「量子電腦取代傳統電腦」的說法收斂得多，亦可能更貼近現實。一個可用的量子工作流程，必須證明其額外硬件、軟件及營運複雜度，值得勝過不斷進步的傳統HPC與AI系統。

Tunnel Falls：供研究社群使用的矽自旋平台

Intel的 Tunnel Falls 是一枚12量子位的矽自旋量子處理器，已開放給研究社群使用。它的定位是協助研究量子位操作、特性量測、製造與擴展，並探索能否採用半導體產業式的製程方法。Intel將其描述為邁向全棧商用量子系統的一步，而不是本身已可出售的商用產品。

矽自旋量子位吸引人的地方，在於可製造性：若技術成熟，或可借力傳統半導體生產累積的工藝與流程管理能力。不過，Tunnel Falls仍屬研究規模裝置，距離容錯運算所需的規模，這項潛力尚待驗證。

Horse Ridge II：將控制電子設備搬近量子位

Intel同樣要處理控制系統的擴展問題。Horse Ridge II 是其低溫量子控制晶片項目，目標是更緊密整合量子位，以及操控和讀取量子位的傳統電子設備。Intel將低溫控制列為量子系統工作的關鍵部分；有關項目的報道指，Horse Ridge II約在 4開爾文 運作。

把部分控制功能移近低溫環境，旨在減少系統依賴一大束由室溫伸入冷凍機的纜線；隨量子位數量增加，這些纜線可能成為瓶頸。Tunnel Falls與Horse Ridge II合起來，顯示Intel同時布局量子位技術及周邊控制堆疊。

2029年目標密集，但市場仍未驗證

業界的時間表愈來愈集中在本世紀末。Microsoft表示，其Majorana 2工作支持在 2029年 建成具商業實用性的量子機器；Microsoft亦報告，新系統的平均量子位壽命約為20秒。這些是公司自行公布的里程碑與目標，並不代表已有容錯量子機器投入商業部署。29

Amazon高層Peter DeSantis的預測較審慎：首批具商業用途的小型量子電腦，可能要再等五至七年。6 換算即大致落在2030年代初，也正好突顯硬件里程碑與可重複產生商業價值之間的差別。

Intel對錯誤更正、應用場景及「邊個會畀錢」的關注，正點出最核心的商業缺口。更多量子位、更好的低溫系統，以及更低的誤差緩解開銷，都屬必要進展；但單靠其中任何一項，都不足以證明市場需求。真正的測試是：CPU—GPU—量子處理器的混合工作流程，能否在某個客戶問題上提供可驗證的經濟效益，而且是傳統系統無法同樣有效做到的。

現階段，IBM的spacetime PEC與模組化低溫架構，以及Intel的矽自旋與控制硬件研發，都是重要工程進展。不過，更準確的理解是：它們正在令有用的量子運算變得有可能，而唔係證明廣泛可行的商用量子運算已經到來。

量子電腦要走到商用，唔係單靠堆高實體量子位數量就得。系統仲要壓低錯誤、容納大量控制及讀取接線、維持極低溫運作，最後更要在某類客戶問題上，做到傳統高效能運算（HPC）同AI系統無法以相近成本達到的效果。

IBM同Intel正由兩條不同路線處理這些瓶頸：IBM一邊降低近期噪聲量子計算的誤差成本，一邊重設超低溫硬件的擴展方式；Intel就押注矽自旋量子位，並將量子處理器定位為與CPU、GPU協同的專用運算資源。

IBM：先篩走可辨認錯誤，再處理剩低噪聲

IBM提出的 spacetime probabilistic error cancellation（spacetime PEC，時空機率式錯誤抵消），核心係將兩種錯誤處理方法接起來，而唔係聲稱已經可以修正所有量子錯誤。

第一步是以基於「時空碼」的錯誤偵測層，在電路不同量子位及不同時間步加入輔助量子位與檢查。若某次運行未能通過這些檢查，就會被標記，並以後選（post-selection）方式剔除。之後，系統對未被偵測到的剩餘錯誤，使用 PEC：透過抽樣多個經修改的電路版本，再以帶權重的統計結果估算及抵消噪聲。

重點要分清：這屬於錯誤緩解，唔係容錯量子錯誤更正。它可以令噪聲處理器給出較好的結果估計，但未能將現時的實體量子位，變成可以長時間可靠運算的邏輯量子位。

63倍數字實際代表乜？

研究團隊在IBM超導量子處理器 ibm_aachen 上，以橫場伊辛模型模擬測試該方法。預印本指，方案在六個Trotter步之內，能將平均磁化量恢復至統計不確定度範圍內；相較沒有後選的PEC，推算的抽樣開銷最多降低63倍。

呢個數字值得留意，但適用範圍好具體：它比較的是該實驗的估算抽樣成本，唔代表整體運行時間快咗63倍，更唔係通用量子加速的證明。後選本身必然會丟棄部分量測結果；而PEC能否有效，亦取決於是否足夠準確掌握噪聲模型。加上成果目前是arXiv預印本，並非經同行評審、證明可廣泛進行容錯運算的示範。

實際意義是：能識別的故障就先剔除，將較昂貴的誤差緩解資源集中處理其餘錯誤。這或可延長噪聲量子電腦可做有用計算的範圍，但不會取代日後所需的主動錯誤更正及邏輯量子位。

IBM點解連「雪櫃」都要重造？

對超導量子處理器而言，冷卻系統本身就是擴展難題。每個量子位都要控制及讀取連接；當要在傳統低溫設備內塞入更多處理器，接線密度與互連安排就愈來愈難處理。

IBM已將兩個盒形低溫單元接成同一個運作環境，溫度降至 15毫開爾文以下；兩個模組之間以具熱屏蔽的通道，讓量子纜線穿過。每個單元仍採用成熟的稀釋製冷技術，但盒形設計讓模組可以並排擺放，騰出更多空間予接線及晶片之間的連接。IBM表示，每個模組的真空外殼最多可提供其常用量子系統 12倍 的接線空間。

商業層面的價值在於架構：與其將一顆愈做愈大的處理器困在單一、受空間限制的冷凍機內，IBM想用受保護的短距離互連去連接多枚處理器。理論上，這可令運算能力隨模組增加而擴展，同時減輕長距離外部接線帶來的佈線複雜度。

Nighthawk、2027年1,000個量子位與Starling

IBM下一步計劃在這個模組化系統安裝Nighthawk處理器，以測試整套架構。其路線圖目標是到 2027年，經已連接的處理器合共達到至少 1,000個可編程量子位；而預定的容錯系統 IBM Quantum Starling 則目標在 2029年 推出。1718

這些是路線圖目標，唔係已交付的能力。但它反映IBM已將誤差處理、模組硬件、互連、接線與超低溫運作，視為同一個擴展問題，而非各自獨立的工程項目。

Intel的押注：矽量子位，融入混合運算堆疊

Intel行政總裁陳立武（Lip-Bu Tan）形容，量子處理器將是第三類運算硬件，在部分應用中與 CPU及GPU並行協作。在此模式中，傳統處理器與加速器負責流程編排及一般運算；量子處理器只會被派往量子演算法能帶來實質優勢的特定工作。5

這比「量子電腦取代傳統電腦」的說法收斂得多，亦可能更貼近現實。一個可用的量子工作流程，必須證明其額外硬件、軟件及營運複雜度，值得勝過不斷進步的傳統HPC與AI系統。

Tunnel Falls：供研究社群使用的矽自旋平台

Intel的 Tunnel Falls 是一枚12量子位的矽自旋量子處理器，已開放給研究社群使用。它的定位是協助研究量子位操作、特性量測、製造與擴展，並探索能否採用半導體產業式的製程方法。Intel將其描述為邁向全棧商用量子系統的一步，而不是本身已可出售的商用產品。

矽自旋量子位吸引人的地方，在於可製造性：若技術成熟，或可借力傳統半導體生產累積的工藝與流程管理能力。不過，Tunnel Falls仍屬研究規模裝置，距離容錯運算所需的規模，這項潛力尚待驗證。

Horse Ridge II：將控制電子設備搬近量子位

Intel同樣要處理控制系統的擴展問題。Horse Ridge II 是其低溫量子控制晶片項目，目標是更緊密整合量子位，以及操控和讀取量子位的傳統電子設備。Intel將低溫控制列為量子系統工作的關鍵部分；有關項目的報道指，Horse Ridge II約在 4開爾文 運作。

把部分控制功能移近低溫環境，旨在減少系統依賴一大束由室溫伸入冷凍機的纜線；隨量子位數量增加，這些纜線可能成為瓶頸。Tunnel Falls與Horse Ridge II合起來，顯示Intel同時布局量子位技術及周邊控制堆疊。

2029年目標密集，但市場仍未驗證

業界的時間表愈來愈集中在本世紀末。Microsoft表示，其Majorana 2工作支持在 2029年 建成具商業實用性的量子機器；Microsoft亦報告，新系統的平均量子位壽命約為20秒。這些是公司自行公布的里程碑與目標，並不代表已有容錯量子機器投入商業部署。29

Amazon高層Peter DeSantis的預測較審慎：首批具商業用途的小型量子電腦，可能要再等五至七年。6 換算即大致落在2030年代初，也正好突顯硬件里程碑與可重複產生商業價值之間的差別。

Intel對錯誤更正、應用場景及「邊個會畀錢」的關注，正點出最核心的商業缺口。更多量子位、更好的低溫系統，以及更低的誤差緩解開銷，都屬必要進展；但單靠其中任何一項，都不足以證明市場需求。真正的測試是：CPU—GPU—量子處理器的混合工作流程，能否在某個客戶問題上提供可驗證的經濟效益，而且是傳統系統無法同樣有效做到的。

現階段，IBM的spacetime PEC與模組化低溫架構，以及Intel的矽自旋與控制硬件研發，都是重要工程進展。不過，更準確的理解是：它們正在令有用的量子運算變得有可能，而唔係證明廣泛可行的商用量子運算已經到來。