Synopsys、Cadence、Siemens 點樣爭奪「自主設計晶片」時代？

DAC 2026 將 Agentic AI 由「概念展示」推上電子設計自動化（EDA）嘅平台競爭層面。Synopsys、Cadence 同 Siemens EDA 都唔再只係展示可以幫工程師寫 RTL 或搜尋文件嘅聊天助手，而係開始打造能夠拆解工程目標、調用既有 EDA 工具、解讀測量結果，再自行重複執行嘅長流程智能體。217

呢個轉變令競爭焦點改變：最後勝出嘅未必係擁有最強通用模型嘅公司，而係可以將智能體接駁到設計數據、確定性求解器、驗證證據、安全控制同量產前簽核流程嘅供應商。

Agentic EDA 同 Copilot 有咩分別？

傳統 EDA 工具負責執行清晰定義嘅工作，例如邏輯綜合、模擬、形式驗證、布局繞線、時序分析同實體簽核。Agentic EDA 就喺呢堆工具之上加一層規劃同協調能力。

一個典型工作循環可以包括：

1. 理解設計目標或者失敗原因；
2. 選擇合適工具同子任務；
3. 生成或修改 RTL、約束條件、測試或者設定；
4. 執行確定性模擬、形式檢查或實體分析；
5. 讀取指標、日誌、波形或者反例；
6. 根據結果提出下一輪修改，再重複流程。

有關 Agentic physical design 嘅研究亦描述咗類似模式：智能體先理解自然語言目標，再調用 EDA 工具、分析輸出、修改設定或原始碼，並以量度到嘅結果質素作為依據持續迭代。1

簡單講，Copilot 係「建議你下一步做乜」；Agentic workflow 就可以喺工程師設定嘅目標同邊界之內，負責一連串工作，而且每一步都要受專業工具約束。

Synopsys：以 AgentEngineer 建立自主程度階梯

Synopsys 以 L1–L5 作為自主程度路線：由協助同引導式自動化，逐步走向更獨立嘅工程工作流，長遠更可能跨越多個設計範疇。不過，L1–L5 並唔係業界通用認證標準，而係 Synopsys 自己用嚟描述自主程度嘅框架。

當中核心係 AgentEngineer。Synopsys 喺 DAC 介紹嘅協調器，可以將驗證目標拆成多個較細工作，安排專門智能體，調用 EDA 工具，檢查結果，再喺閉環之中繼續執行。Synopsys 同 NVIDIA 將呢類系統形容為支援晶片同電子系統設計嘅全自主、長時間運行工作流。314

Synopsys 重點展示自主驗證、根因分析同 debug closure。公司公布嘅示範聲稱，驗證 RTL 所需時間最多可以快 50 倍，覆蓋率提升 20%；但呢啲都係廠商自行公布嘅數字，唔等同於獨立基準測試。19

另外，Synopsys 同 Microsoft Discovery 合作嘅工作流，初步結果報告 debug 周期縮短 25% 至 40%。呢個結果同樣應該視為早期評估，唔可以直接當成普遍適用嘅量產基準。17

由 RTL 延伸到熱力學模擬

Synopsys 並唔滿足於數碼邏輯。佢嘅 DAC 策略亦包括熱模擬等較重物理計算嘅電子系統工作流：智能體可以協助建立模擬、執行計算、評估輸出，再調整流程。配合 Ansys 業務，呢條「由 silicon 到 systems」嘅路線亦超越單純 RTL-to-GDS 自動化。1417

如果同一套協調層真係可以橫跨驗證同系統級物理分析，Synopsys 就可以將 Agentic EDA 包裝成一個連續嘅工程環境，而唔係一堆互不相連嘅 AI 助手。

Cadence：專業智能體加持續設計脈絡

Cadence 走嘅係另一條路線。佢嘅公開定位係由多個專業智能體組成階層，再由更高層嘅 AI super-agent 負責協調，相關報道提到 AgentStack 同 ChipStack AI Super Agent；至於 AuraStack 呢個名稱，喺現有材料入面未有一致嘅一手佐證，因此用 AgentStack 同 ChipStack AI Super Agent 會較穩妥。218

Cadence 最有特色嘅概念係 Mental Model。智能體唔只依賴眼前 prompt，而係嘗試保留結構化、針對個別設計嘅上下文，包括項目約束、歷史、設計意圖同過往決定。

呢點對晶片設計特別重要。一次局部睇落合理嘅修改，可能會撞上時序預算、封裝限制、功耗目標，或者違反早前已經作出嘅架構決定。智能體如果冇持續設計脈絡，就容易「局部最佳、全局出事」。

Cadence 亦強調多物理場加速，期望智能體可以同時考慮電氣、熱力、機械同流體效應，令設計決策唔只按數碼指標評估，而係睇埋系統層面後果。1718

換句話講，Cadence 想靠「完整架構加設計記憶」取勝，令智能體理解晶片係一個受多重互相牽制嘅持續系統。

Siemens：用自我驗證建立信任

Siemens EDA 嘅 Fuse EDA AI Agent 就將重點放喺可信度。核心構想係：智能體提出嘅行動，必須先經 Siemens 嘅確定性、基於物理原理嘅引擎檢查，確認結果先可以繼續落流程。2

Fuse 採用可擴展嘅 Model Context Protocol（MCP） 架構。MCP 提供一種共通方法，將協調層連接到 RTL、驗證、類比及客製化設計、布局繞線、實體簽核等範疇嘅工具同工程資料。2

呢個做法正面處理自主工程最大風險之一：語言模型可以提出一個聽落好合理、但實際上違反物理規則嘅方案。喺自我驗證流程入面，真正有權威嘅唔係模型講法，而係時序、幾何、物理或者形式約束嘅檢查結果。如果工具拒絕某個改動，智能體就可以用嗰份證據重新排序方案，再試下一輪。

Siemens 亦將視野延伸到更闊嘅 digital thread，將設計決策同製造規劃、供應鏈排程連繫起來。佢嘅賣點因此唔單止係自主，而係一種受工業數據同下游執行結果約束嘅自主。

NVIDIA：逐漸成為共同基礎層

NVIDIA 並唔係傳統意義上取代 EDA 巨頭嘅新 EDA 供應商，而係提供支撐 Agentic EDA 嘅多層基礎設施；同時，呢種共同基礎亦可能令整個產業更加依賴同一個平台。

NVIDIA 向 Synopsys 投資 20 億美元，作為雙方擴大多年合作嘅一部分，合作重點包括 AI 工程同加速 EDA 工作負載。13

相關基礎層包括：

• 加速計算： Grace Blackwell 用於模擬同 AI 推理。Synopsys 表示，NVIDIA NIM inference microservices 令其生成式 AI Copilot 嘅資訊取得時間快兩倍；NVIDIA 就表示，Fluent 空氣動力學模擬某個應用案例相對 CPU 快 34 倍。呢啲係個別應用結果，唔係所有 EDA 都適用嘅統一基準。1516
• 模型同協調： Synopsys 喺 DAC 展示嘅流程使用 NVIDIA Nemotron、NVIDIA Agent Toolkit 同 OpenShell runtime，分別支援模型、智能體執行同治理。314
• 物理計算： CUDA-X 同 PhysicsNeMo 函式庫，針對模擬密集型工程工作流提供支援。2
• CPU 效能： Vera CPU 針對傳統 EDA 仍然重要嘅計算密集及序列式工作。NVIDIA 表示正同 Cadence、Synopsys 優化應用；廠商公布測試指 Cadence Jasper 同 Synopsys VCS 約有 1.5 倍效能提升，但數字仍屬廠商報告。45

結果係一場分層競爭：EDA 公司掌握設計資料庫、專業工具同簽核流程；NVIDIA 就提供計算、模型、協調元件同 runtime。客戶可能因此得到更快流程，但亦要重新思考，未來工程堆疊有幾多部分會依賴同一套硬件及軟件平台。

Kimi K3 證明咗乜，又未證明乜？

Kimi K3 實驗提供咗一個重要對照。根據項目技術材料，Kimi K3 喺一次 48 小時自主運行入面，使用開源 EDA 工具同 Nangate 45nm library，為一個 nano model 設計、優化同驗證晶片。報告指設計面積約 4 mm²，並喺模擬中以 100 MHz 完成時序。17

呢個結果證明，基於 LLM 嘅智能體的確可以喺受限條件下，將架構、RTL 生成、優化、驗證同時序分析串成一個端到端循環。

但佢唔代表商業 EDA 工具或者專業晶片團隊已經過時。實驗使用嘅係成熟 45nm 參考流程，距離尖端製程大約相隔兩個世代級別嘅二十年左右；單靠呢個示範，無法證明智能體可以處理現代 PDK、先進時序及功耗收斂、類比設計、design-for-test、IP 整合、可靠性分析、製造限制同正式量產簽核。

另外，外界流傳設計效能比當代晶片低 20 至 30 倍，現階段亦唔應視為受控比較結果。K3 主要係項目自行發布嘅技術示範，未有獨立重現嘅生產基準支持呢個數字。17

較穩妥嘅結論係：開源工具已經可以支援一個令人印象深刻嘅成熟製程示範；但要做到具競爭力、可製造嘅先進製程設計，仍然高度依賴晶圓廠資料、製程 library、成熟簽核流程同專門工程經驗。

點解中國 EDA 廠商見到機會？

Agentic AI 令中國 EDA 公司有機會由「逐個複製成熟點工具」，轉向直接競爭工作流層面。較有潛力嘅方向包括驗證、debug、內地部署、先進封裝同 LLM 原生介面。DAC 相關報道顯示，Agentic AI 已經開始滲入由 RTL 生成、testbench 建立，到模擬、形式驗證同除錯嘅流程。17

現有研究提到嘅例子包括：

• Xpeedic： 可以將訊號完整性同電源完整性能力，延伸到系統、封裝及先進封裝分析，令智能體受物理模擬同量測證據約束。
• XEPIC： 發布 XEPIC Intelligent System 基礎，包括智能驗證同智能設計系統，以及更高速嘅模擬方案。17
• UniVista： 曾介紹基於自主研發 EDA 架構嘅智能體設計平台，可以協調 RTL 設計、驗證、修正同優化。17
• Chips Z、Banxin 同 Zhiwei Chuangxin： 反映更廣泛嘅國產工具鏈、專門設計及驗證智能體，以及 LLM 原生工程介面發展方向。

最有說服力嘅產品模式，唔係叫通用模型直接「設計一粒晶片」，然後盲信輸出，而係建立證據閉環：先生成假設或者修正方案，再跑模擬、形式驗證或簽核工具，分析反例同質量指標，最後將證據交返畀智能體繼續迭代。

業界經常引用工程師大約 60% 時間用於 debug 同流程化工作，但呢個應該視為行業估算，唔係所有團隊都適用嘅統一統計。17 不過，機會本身相當清楚：重複性分流、trace 分析、測試建立、根因定位同 regression 修復，都係適合自動化嘅工作。

EDA 真正爭緊嘅係「證據」

DAC 2026 最重要嘅訊號，唔係自主晶片設計已經解決，而係三大 EDA 供應商都認定 Agentic workflow 會成為下一種延伸平台優勢嘅方法。

Synopsys 強調自主程度階梯、AgentEngineer、驗證收斂同由 silicon 到 systems 嘅廣度；Cadence 強調專業智能體協作、持續設計脈絡同多物理場推理；Siemens 就強調自我驗證、MCP 工具整合同更廣泛嘅工業流程。

三者共同面對嘅核心問題係信任。一個真正有用嘅 EDA 智能體，必須講得清楚改動咗乜、重現到整個流程、保留設計意圖，並提出確定性證據，證明結果符合相關約束。

所以，短期內勝出嘅未必係模型最識講嘅供應商，而係能夠安全運行喺客戶現有數據、IP、安全、模擬同簽核流程之內，並將每一次自主行動都變成可審計工程證據嘅公司。