答案已發布20 來源
點解黃仁勳話華為 Tau Scaling 有突破，卻未足以威脅台積電？
2026 年 5 月 28 日，黃仁勳形容華為 Tau Scaling 對華為而言係突破，但認為未威脅台積電。[6][13] Tau Scaling 將重點由縮細電晶體，轉移到透過 3D 佈局、晶粒堆疊同先進互連，減少訊號傳遞延遲。 華為計劃喺 2026 年秋季推出採用 LogicFolding 嘅麒麟晶片；不過，獨立效能測試同大規模量產數據目前仍未公布。
發布者使用 GPT-5.6 Luna 編輯圖片由 GPT Image 1.5 生成
研究答案
重點
- 2026 年 5 月 28 日，黃仁勳形容華為 Tau Scaling 對華為而言係突破，但認為未威脅台積電。[6][13]
- Tau Scaling 將重點由縮細電晶體，轉移到透過 3D 佈局、晶粒堆疊同先進互連，減少訊號傳遞延遲。
- 華為計劃喺 2026 年秋季推出採用 LogicFolding 嘅麒麟晶片；不過，獨立效能測試同大規模量產數據目前仍未公布。
AI 提示
openai.comCreate a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
黃仁勳喺台灣談到華為新提出嘅 Tau（τ）Scaling Law 時，態度唔係單純潑冷水，而係作出一個幾清晰嘅區分：呢套方法對華為本身可以係重大突破，但現階段未構成對台積電嘅威脅。原因係，華為所採用嘅 3D 整合方向雖然有潛力，但台積電同其他晶片製造商其實已經研究同應用相關技術多年。6
7
13
呢個分別相當重要。華為公布方案後，有人將消息解讀成華為已經做到 2nm、1nm，甚至 1.4nm 製程。但目前證據只支持一個較窄嘅結論：華為提出咗一套方法，嘗試喺唔單靠進一步縮小線寬嘅情況下，提高實際密度同訊號速度；至於效能、良率、散熱同成本，仲要等到大規模生產先可以驗證。1
3
17
Tau Scaling 想改變乜嘢？
傳統半導體「縮放」主要係將電晶體做得更細。華為提出嘅 Tau Scaling Law，就將焦點轉去訊號喺元件、電路、晶片同系統之間傳遞所需嘅時間。希臘字母 τ，代表同訊號傳播延遲相關嘅時間概念。2
5
華為同時提出嘅 LogicFolding，係實現呢個理念嘅架構技術。佢唔再將電路主要平鋪喺二維平面，而係將原本相隔較遠嘅數碼、類比同記憶體功能，重新組織成更緊密嘅垂直結構。目標係縮短關鍵訊號路徑，提升實際可用密度，而唔一定要依賴新一代電晶體製程。1
2
7
有關黃仁勳言論嘅報道指出，呢套方向會利用晶粒堆疊同混合鍵合，令單一晶片內嘅電晶體數目有機會增加一倍、三倍，甚至四倍，而唔需要進一步縮窄半導體線寬。不過，呢啲係方案所聲稱嘅潛在能力，並唔等於已經由出貨產品獨立驗證嘅結果。6
12
點解對華為嚟講係突破？
對華為而言，Tau Scaling 嘅吸引力唔只係技術層面，亦有策略考慮。如果可以喺現有製程上榨出更多效能同密度，就可能喺部分先進晶片製造工具受限制之下，搵到另一條發展路線。華為表示，採用呢套方法嘅高階晶片，到 2031 年有望達到相當於 1.4nm 製程嘅電晶體密度。4
17
如果最終做到，意義會相當大：佢代表系統架構、互連同封裝，可以喺電晶體物理縮細愈來愈困難，或者取得先進工具愈來愈受限時，補足傳統製程縮放嘅不足。
但要留意，「1.4nm 等效」唔等於用真正 1.4nm 製程製造電晶體。華為講緊嘅係電晶體密度等效，而現有報道指，公司未有提供獨立效能數據，證明未來晶片可以喺整體效能、耗電效率、良率或可靠性方面，媲美領先嘅 1.4nm 級製程。1
3
17
點解黃仁勳話未威脅台積電？
黃仁勳嘅比較，核心其實係「成熟度」同「執行能力」。台積電早已花咗多年發展晶粒堆疊、3D 整合同先進封裝，將呢啲技術配合傳統電晶體縮放。根據有關黃仁勳言論嘅報道，佢話台積電同台灣相關技術已經發展咗大約十年。7
12
13
台積電嘅回應亦作出類似區分，形容華為方案係「3D scaling，而唔係革命性技術」，同時指出先進封裝、晶片堆疊等整合方法，正愈來愈重要，並會同電晶體密度持續提升並行發展。
呢個講法唔代表華為嘅工作冇價值，而係表示 LogicFolding 並唔會自動取代台積電嘅製程技術或者製造生態。台積電可以一邊縮小電晶體，一邊加入先進封裝；華為就將垂直整合擺喺更核心位置，嘗試減少對幾何縮放嘅依賴。
所以真正嘅競爭問題，唔係「3D 整合係咪存在」，而係邊一間公司可以將設計、製造、鍵合、測試、良率控制同大規模生產，完整而穩定咁整合埋一齊，仲要做到成本合理。
真正難關仲喺後面
晶片堆疊可以縮短訊號路徑，但增加垂直層數亦會帶來一連串工程難題。結構更密集之後，熱力點樣排走？鍵合同後加工步驟可唔可以維持高良率？設計同測試又點樣確保每一層都正常？隨住更多功能垂直整合，電子設計自動化（EDA）流程、散熱、維修、驗證同量產都可能變得更加複雜。1
3
6
尤其要注意，華為目前最受關注嘅短期里程碑仍然只係計劃。公司表示，採用 Tau Scaling 架構、名為 LogicFolding 嘅麒麟手機晶片，預計喺 2026 年秋季推出；但報道指出，產品目前未有公開獨立基準測試結果，亦未證實已經建立起大規模量產紀錄。3
17
下一步應該睇乜嘢？
第一個真正測試，係採用 LogicFolding 嘅麒麟晶片，能唔能夠喺實際產品入面交出可量度嘅優勢，而唔只係停留喺架構推演。值得關注嘅證據包括：獨立跑分、實際耗電、長時間高負載下嘅溫度表現、製造良率，以及華為能否以商業上有意義嘅數量穩定生產。
長遠就要睇華為提出嘅 2031 年密度目標。即使電晶體密度達到 1.4nm 等效水平，亦應該將呢個結果同製程節點名稱分開評估。晶片表現唔係淨係睇電晶體數目，互連延遲、記憶體存取、供電、散熱、軟件、封裝質素同生產一致性，全部都會影響最終結果。
總結
黃仁勳嘅立場可以濃縮成一句：華為 Tau Scaling 可能係一條有可信度嘅替代路線，令華為喺較成熟製程上提升晶片密度同訊號速度，因此對華為本身係重大突破；但現階段，佢未足以取代台積電喺先進晶圓代工同封裝方面嘅能力。6
13
較公平嘅解讀唔係「華為已經做到 2nm、1nm 或 1.4nm 製造」，而係華為提出咗一套 3D 架構策略，可能喺唔咁先進嘅製程上，攞到更多實際效能同密度。下一關，就係用獨立測試結果同可靠量產，證明呢個構想唔係得個講字。1
3
17
Studio Global AI
繼續你的研究
此頁麵包含一個有來源支援的答案，您可以在 Studio Global 內繼續。
人們還問
「點解黃仁勳話華為 Tau Scaling 有突破，卻未足以威脅台積電？」的簡短答案是什麼？
2026 年 5 月 28 日，黃仁勳形容華為 Tau Scaling 對華為而言係突破，但認為未威脅台積電。[6][13]
首先要驗證的關鍵點是什麼？
2026 年 5 月 28 日，黃仁勳形容華為 Tau Scaling 對華為而言係突破，但認為未威脅台積電。[6][13] Tau Scaling 將重點由縮細電晶體，轉移到透過 3D 佈局、晶粒堆疊同先進互連，減少訊號傳遞延遲。
接下來在實務上我該做什麼？
華為計劃喺 2026 年秋季推出採用 LogicFolding 嘅麒麟晶片；不過，獨立效能測試同大規模量產數據目前仍未公布。