微軟與Quantinuum突破！54量子位元處理器實現「編織+融合」拓撲量子閘，填補數十年理論空白

2026年7月15日，微軟同Quantinuum嘅研究團隊喺《自然》期刊發表咗一項里程碑式實驗：佢哋喺一個54量子位元嘅量子處理器上，透過編織同融合非阿貝爾任意子（non-Abelian anyons），成功展示咗通用拓撲量子閘（universal topological quantum gates）。呢個係第一次有人將「任意子融合」當做運算原語（computational primitive），喺真實量子硬件上實現完整嘅通用閘組，填補咗拓撲量子計算入面存在咗幾十年嘅理論空白。

填補咗乜嘢空白？

之前嘅研究（包括Quantinuum自己喺2023–2024年用H2處理器做嘅演示）已經證明可以創造同編織非阿貝爾任意子。但係，對於最簡單嘅非阿貝爾拓撲有序體系，淨係靠編織並唔夠提供一個通用嘅量子閘組。

呢次實驗用嘅係S₃拓撲有序（S₃ topological order），佢係一種「最小非阿貝爾」嘅推廣，類似於大家熟悉嘅toric code。單靠編織操作，S₃拓撲有序係唔通用嘅。但係團隊證明咗：只要將任意子融合當做一個額外嘅運算原語，就可以補足編織操作，形成一個完整嘅通用閘組。

呢個突破關閉咗一個困擾學界幾十年嘅理論缺口：理論上，簡單嘅非阿貝爾任意子模型原則上可以支持容錯量子計算，但一直冇人喺真實處理器上展示點樣實現一個完整嘅通用閘組。

雖然早喺2015年就有理論工作提出，可以喺SU(2)₄任意子系統入面，用融合同測量操作嚟補充編織，達到通用閘組，但今次喺S₃量子雙模型（S₃ quantum double）上嘅實驗，先係第一個完整嘅硬件實現。

點樣喺Quantinuum嘅H2離子阱處理器上演示？

實驗係喺Quantinuum嘅System Model H2上進行嘅。呢款離子阱處理器有54個全連接嘅量子位元、高保真度嘅量子閘，以及中途測量同反饋功能。

具體步驟係：

• 團隊先喺一個Kagome晶格上製備咗S₃拓撲有序嘅基態波函數，創造出非阿貝爾任意子做為激發態。
• 然後佢哋執行量子電路，將任意子互相編織（即拓撲交換操作），再將任意子融合（即帶到同一位置去測量佢哋嘅聯合電荷）。
• 融合嘅結果會用做邏輯閘操作嘅一部分，從而實現一個單靠編織無法產生嘅通用閘組。
• 團隊將實際測量到嘅任意子融合概率同S₃任意子模型嘅理論預測做比較，驗證咗結果。

H2處理器嘅架構好關鍵：佢嘅跑道形離子阱（racetrack-shaped ion trap）提供全連接能力，令團隊可以喺保持高保真度嘅同時，創建出所需要嘅複雜拓撲狀態。之前用27量子位元喺H2上嘅演示已經展示過非阿貝爾拓撲有序同任意子編織，每站點保真度超過98.4%，但今次要用到54量子位元先可以支持到融合型通用閘組。

主要限制同仲要面對嘅挑戰

雖然係重大突破，但研究人員自己都承認仲有幾個重要限制：

• 實際操作仲未容錯：今次嘅任意子操作係喺物理量子位元上用錯誤減輕技術（error-mitigation techniques）實現嘅，並未達到真正嘅拓撲保護級別，即係未做到大規模容錯。
• 可擴展性問題：演示需要54個量子位元同深度自適應電路。要擴展到有用嘅問題規模，需要更多量子位元、更低錯誤率，以及更針對拓撲碼嘅錯誤糾正。
• 融合同容錯之間嘅矛盾：融合本身會破壞任意子，所以要小心使用先可以保留拓撲編碼。論文承認，如果唔配合主動錯誤糾正，融合型閘組會損害容錯能力。後續嘅理論工作提出咗一個專為S₃量子雙模型設計嘅任意子干涉儀（anyon interferometer），可以遙距測量總電荷，避免融合本身，有望解決呢個問題。
• 只限於S₃任意子：S₃係能夠支持編織+融合通用計算嘅最小非阿貝爾群。未來目標係實現更豐富嘅任意子模型（例如Fibonacci任意子），呢啲模型理論上更強大，但工程上更難實現。近期有研究以94%電荷測量準確度同98%黃金比例保真度展示咗Fibonacci任意子嘅編織，證明其他路徑都有進展。
• 下一步方向：作者建議將呢啲拓撲閘同主動量子錯誤糾正碼整合一齊，擴展到更大嘅拓撲有序體系，最終展示一個錯誤率低過物理量子位元底線嘅邏輯量子位元。

更廣闊嘅背景同意義

拓撲量子計算提供咗一個同傳統量子位元方法截然不同嘅願景：與其用越來越複雜嘅錯誤糾正去對抗錯誤，不如將信息編碼喺準粒子嘅編織模式入面，呢種方式天然就可以抵禦局部噪聲。

今次嘅演示證明咗：一個最小嘅非阿貝爾拓撲有序體系，只要加入融合做為原語，就可以支持通用閘組。呢個發現意味住，要實現有用嘅拓撲計算，可能唔需要使用以前認為咁複雜嘅物理系統。由於S₃拓撲有序係可以用有限深度自適應電路製備嘅最簡單非阿貝爾群，呢個結果為將來實現可擴展嘅拓撲量子處理器開咗一條務實嘅路。