AMD反擊NVIDIA：256核心EPYC Venice機架級吞吐量預計贏Vera 3.3倍

即將推出嘅Venice晶片對比Vera，每個工作負載層面嘅預測更加進取，範圍由整數效能嘅2.40倍，到關聯式數據庫交易（TPROC-C）嘅4.05倍優勢 。

方法學辯論：每瓦特核心數 vs. 每核心效能

分歧歸根究底係一個基本物理同效率嘅計算。AMD嘅模型估算佢哋嘅晶片擁有比Vera更低嘅歸一化雙插槽節點功耗。當每個機架都被限制喺100 kW，更低嘅節點功耗意味住你可以物理上安裝更多伺服器。AMD嘅分析顯示，雖然一個Vera機架嘅歸一化節點數量係1.00x，但一個EPYC 9965機架可以容納1.86倍嘅歸一化核心數，而Venice機架更可以容納2.08倍 。

機架級吞吐量就被計算為「每節點效能」同「每個機架嘅節點數」嘅乘積。就算Vera喺每核心效能上稍為領先——早期第三方獨立基準測試喺某啲任務上亦支持呢點 ——AMD嘅論點係，喺一個功耗受限嘅機架入面，喺數學上根本冇可能克服到佢哋更慳電設計所帶來嘅絕對核心數優勢 。

不過，AMD對每核心效能本身都有提出主張。佢嘅方法學文件預計，一粒64核心嘅Venice CPU，其每核心SPECrate效能會比Vera嘅88核心處理器高出27%；就算係一粒96核心嘅Venice晶片，預計仍然可以保持11%嘅每核心優勢 。

CPU大戰嘅兩種視角

呢場係一場經典嘅基準測試框架之爭，每間公司都揀選最能夠體現其設計哲學嘅量度方式 。

• NVIDIA嘅視角：單插槽速度。 NVIDIA將Vera定位為「為AI代理而生嘅CPU」，專為需要快速單晶片效能嘅大規模並發沙箱環境而設。NVIDIA自家嘅技術博客聲稱，Vera可以提供高達競爭對手x86平台1.5倍嘅代理式沙箱效能，並配備1.2 TB/s嘅記憶體頻寬，以及配備NVIDIA Spatial Multithreading技術嘅自訂Olympus核心 。
• AMD嘅視角：機架級服務密度。 AMD將討論重新聚焦喺真實嘅生產環境代理式AI，即係GPU負責執行模型，但CPU就要處理圍繞模型周圍嘅一切——編排、用戶驗證、快取層同數據庫查詢。從呢個角度睇，要同時服務10,000個AI代理，就需要極大嘅多線程吞吐量，而呢樣嘢最好透過最大化每個機架嘅核心密度嚟實現 。

3.3倍呢個數字背後嘅重要注意事項

雖然AMD嘅標題數字非常搶眼，但佢哋需要一大撮背景資訊去解讀。

• 所有數字都係AMD嘅內部估算。 最重要嘅一點係，尤其係Venice嘅數字，係「晶片試產前嘅預測」（pre-silicon projections），而唔係獨立量度出嚟嘅結果。呢個分析本身就係一個模型，而唔係測試 。
• NVIDIA用唔同工作負載講唔同故事。 NVIDIA用返佢自己揀選嘅沙箱同編譯工作負載嚟做基準測試，結果通常顯示Vera喺單插槽上嘅表現，係可以砌低AMD現時高階EPYC處理器嘅 。
• 「蘋果對橙」嘅基準測試。 AMD嗰六項工作負載嘅幾何平均值，係集中睇CPU端嘅基礎設施服務。佢並冇包含代理式沙箱編譯、程式碼執行同工具調用等工作負載，而呢啲正正係NVIDIA推銷Vera嘅核心亮點 。
• Vera嘅功耗係AMD估嘅。 AMD喺機架級優勢上嘅一大關鍵驅動因素，係Vera節點功耗嘅假設。喺AMD嘅歸一化模型入面，Vera嘅雙插槽節點功耗係最高嘅，從而限制咗每個機架嘅節點數量。呢個係AMD模型嘅假設，並唔係最終晶片嘅獨立驗證量度 。

上市時間：啲晶片究竟幾時先有得賣？

產品嘅生產時間表，為呢場競爭動態增加咗另一層複雜性。

• AMD EPYC 9965 "Turin"（Zen 5）： 呢款192核心處理器係現時嘅旗艦產品，亦係AMD聲稱機架吞吐量比Vera高2.37倍嘅基礎。佢而家已經出緊貨 。
• AMD EPYC "Venice"（Zen 6，256核心）： AMD喺2026年5月21日確認，Venice已經喺台積電先進嘅2nm製程技術上進入量產階段 。伺服器級嘅EPYC Venice系列預計會喺2026年下半年推出，而桌面版Zen 6型號就會喺之後先上市 。
• NVIDIA Vera： NVIDIA喺2026年5月中開始，向Anthropic、OpenAI同Oracle Cloud Infrastructure等頂尖AI實驗室交付首批Vera CPU，並預計喺下半年有更廣泛嘅合作夥伴可用性 。

隨住兩款晶片都接近全面上市，呢場辯論終於會由供應商嘅簡報，轉移到第三方數據中心嘅實際測試。喺呢個時刻嚟講，最有建設性嘅結論可能唔係「邊款CPU快啲」，而係要確保你嘅基礎設施評估，同你實際想運行嘅工作負載係咪一致。