High‑NA EUV把數值孔徑由0.33提升到0.55,可印出更細晶片結構並減少多重曝光流程,為1.4nm級節點鋪路。[2][7] Intel、Samsung同SK hynix屬最早部署公司,而TSMC對大規模導入相對審慎。[2][7] 每部High‑NA EUV設備成本約3.5億美元,但可能透過減少工序與提升良率抵銷部分成本。[4]

Create a landscape editorial hero image for this Studio Global article: How is ASML’s new High-NA EUV lithography technology changing chip manufacturing, when will the first chips made with these machines arrive,. Article summary: ASML’s High-NA EUV is the next major lithography step: it lets chipmakers print smaller features with fewer patterning steps, improving density, process simplicity, and potentially yield at future 1.4 nm-class nodes. The. Topic tags: general, general web. Reference image context from search candidates: Reference image 1: visual subject "A group of six scientists or engineers in white suits and safety glasses stand in front of a large, complex piece of quantum or lithography equipment inside a cleanroom facility, w" Reference image 2: visual subject "A highly advanced, automated lithography system with complex mechanical and electronic components designed for ut
ASML推出嘅 High‑NA EUV(高數值孔徑極紫外光刻) 被視為晶片製造技術嘅下一個重大里程碑。透過提升EUV掃描機嘅光學解析度,晶片廠可以喺矽晶圓上印出更細嘅電晶體與互連結構,而且需要嘅製程步驟更少。當業界逐步邁向 1.4 nm 等級節點 時,呢種能力變得非常關鍵。
目前第一批設備已經開始交付,最早利用呢類機器製造嘅晶片,預計會喺 2025–2026 年 出現小規模生產。不過真正大規模量產,可能要再過幾年先會全面展開。
現時主流 EUV 光刻機嘅數值孔徑(Numerical Aperture, NA)係 0.33。High‑NA EUV 將呢個數值提升到 0.55,令設備可以分辨更細微嘅圖案。
對晶片製造商嚟講,呢點好重要。隨住先進製程持續縮小,電晶體與金屬互連嘅尺寸變得極細。傳統 EUV 通常需要透過 多重曝光(multi‑patterning) 才能達到目標尺寸,但 High‑NA 可以喺更少曝光次數之下完成圖案化,令製程流程簡化。
業界估計,高‑NA 系統可以喺一次曝光中印出 約 8 nm 嘅結構,而現有 EUV 約為 13 nm。實際可用尺寸仍然取決於光阻材料、光罩設計以及晶片架構等因素。
結果係:
ASML 同 Intel 早喺合作計劃中表示,目標係喺 2025 年左右將 High‑NA 引入製造流程。Intel 亦係第一間訂購 TWINSCAN EXE:5200 系統嘅公司。
第一批設備大概喺 2025–2026 年 開始交付,用於測試、生產流程開發,以及初期產能爬坡。
不過晶片業通常有一段適應期,因此時間表大致係:
原因好簡單:安裝光刻機之後,晶圓廠仍然需要開發完整製程配方、整合其他設備,同埋驗證良率。
High‑NA EUV 帶來幾個關鍵改進。
更高解析度
數值孔徑由 0.33 跳升到 0.55,大幅提升光學解析能力,可以用更少曝光印出更細圖案。
減少多重圖案化
減少 multi‑patterning 代表流程更簡單,亦可縮短製造週期。
潛在更高良率
較少對位與曝光步驟,意味製造誤差來源減少。
成本取捨
每部 High‑NA EUV 光刻機價格約 3.5 億美元。晶片廠需要評估高昂設備成本,與減少光罩、製程步驟以及提升晶片密度帶來嘅效益之間嘅平衡。
目前最積極導入嘅,主要係追求最先進製程節點嘅晶片公司。
Intel
被普遍認為係最早導入 High‑NA 嘅廠商,並已訂購第一台量產系統。
Samsung
報道指 Samsung 已訂購多台 High‑NA 設備,預計 2025 至 2026 年 期間陸續交付。
SK hynix
呢間記憶體製造商亦已喺研發設施安裝相關設備,為未來 DRAM 技術做準備。
TSMC
相對之下,TSMC 對短期大規模導入較為審慎,仍然評估成本與製程收益。
多數分析一致認為 High‑NA EUV 會分兩階段推進:
呢段時間亦正好標誌半導體產業進入所謂嘅 「埃米時代(Angstrom Era)」——製程節點開始以小於一奈米嘅尺度計算。
ASML 認為人工智能係推動未來晶片需求嘅核心力量。公司表示,全球市場正由「到處都有晶片(chips everywhere)」轉變為 「到處都係 AI 晶片(AI chips everywhere)」。
隨住 AI 運算需求急速增加,晶片廠正加速擴充產能,令 ASML 收到更多設備訂單並提高收入預測。
由於所有先進 GPU、AI 加速器以及高端處理器,都必須依賴最先進嘅光刻設備,因此 ASML 嘅技術幾乎成為整個產業鏈嘅瓶頸之一。
印度正透過 India Semiconductor Mission 建立本土晶片產業。政府表示,目標係 2026 年開始商業化晶片生產。
不過首批晶圓廠主要集中喺建立基礎製造能力。High‑NA EUV 主要用於全球最先進節點,因此短期內仍然會集中喺美國、南韓同台灣等成熟半導體中心。
隨住印度產業逐步擴大,未來可能為設備維護、供應鏈服務,以及更先進製造基礎設施帶來需求。
High‑NA EUV 正被視為晶片製造邁入下一個世代嘅關鍵技術。透過更高解析度同更簡化嘅圖案化流程,晶片廠可以繼續縮小電晶體尺寸,推動製程進入 埃米級(angstrom‑scale)。
第一批相關晶片預計會喺 2025–2026 年 出現小規模生產,而真正嘅產業影響,很可能會喺 2027–2028 年 多家晶片廠全面量產時才完全顯現。
對於競逐 AI 晶片性能嘅科技公司而言,能否取得呢啲價值 3.5 億美元 嘅光刻設備,可能會成為未來半導體競賽嘅關鍵差距。
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
High‑NA EUV把數值孔徑由0.33提升到0.55,可印出更細晶片結構並減少多重曝光流程,為1.4nm級節點鋪路。[2][7]
High‑NA EUV把數值孔徑由0.33提升到0.55,可印出更細晶片結構並減少多重曝光流程,為1.4nm級節點鋪路。[2][7] Intel、Samsung同SK hynix屬最早部署公司,而TSMC對大規模導入相對審慎。[2][7]
每部High‑NA EUV設備成本約3.5億美元,但可能透過減少工序與提升良率抵銷部分成本。[4]