ASML High‑NA EUV：晶片製造下一個關鍵飛躍

業界估計，高‑NA 系統可以喺一次曝光中印出 約 8 nm 嘅結構，而現有 EUV 約為 13 nm。實際可用尺寸仍然取決於光阻材料、光罩設計以及晶片架構等因素。

結果係：

• 關鍵層需要嘅光刻步驟減少
• 對位（overlay）誤差機會降低
• 整體製造複雜度下降

第一批 High‑NA 晶片幾時出現

ASML 同 Intel 早喺合作計劃中表示，目標係喺 2025 年左右將 High‑NA 引入製造流程。Intel 亦係第一間訂購 TWINSCAN EXE:5200 系統嘅公司。

第一批設備大概喺 2025–2026 年 開始交付，用於測試、生產流程開發，以及初期產能爬坡。

不過晶片業通常有一段適應期，因此時間表大致係：

• 早期風險生產／小規模製造：2025–2026
• 較廣泛產業量產：約 2027–2028

原因好簡單：安裝光刻機之後，晶圓廠仍然需要開發完整製程配方、整合其他設備，同埋驗證良率。

相比舊一代 EUV 嘅技術同成本優勢

High‑NA EUV 帶來幾個關鍵改進。

更高解析度
數值孔徑由 0.33 跳升到 0.55，大幅提升光學解析能力，可以用更少曝光印出更細圖案。

減少多重圖案化
減少 multi‑patterning 代表流程更簡單，亦可縮短製造週期。

潛在更高良率
較少對位與曝光步驟，意味製造誤差來源減少。

成本取捨
每部 High‑NA EUV 光刻機價格約 3.5 億美元。晶片廠需要評估高昂設備成本，與減少光罩、製程步驟以及提升晶片密度帶來嘅效益之間嘅平衡。

邊啲公司已經開始部署

目前最積極導入嘅，主要係追求最先進製程節點嘅晶片公司。

Intel
被普遍認為係最早導入 High‑NA 嘅廠商，並已訂購第一台量產系統。

Samsung
報道指 Samsung 已訂購多台 High‑NA 設備，預計 2025 至 2026 年 期間陸續交付。

SK hynix
呢間記憶體製造商亦已喺研發設施安裝相關設備，為未來 DRAM 技術做準備。

TSMC
相對之下，TSMC 對短期大規模導入較為審慎，仍然評估成本與製程收益。

量產時間表：業界普遍預測

多數分析一致認為 High‑NA EUV 會分兩階段推進：

• 2020年代中期：技術驗證與早期製造
• 2027–2028年：在約 1.4nm 節點實現更廣泛量產

呢段時間亦正好標誌半導體產業進入所謂嘅 「埃米時代（Angstrom Era）」——製程節點開始以小於一奈米嘅尺度計算。

點解 AI 正在推動需求爆發

ASML 認為人工智能係推動未來晶片需求嘅核心力量。公司表示，全球市場正由「到處都有晶片（chips everywhere）」轉變為 「到處都係 AI 晶片（AI chips everywhere）」。

隨住 AI 運算需求急速增加，晶片廠正加速擴充產能，令 ASML 收到更多設備訂單並提高收入預測。

由於所有先進 GPU、AI 加速器以及高端處理器，都必須依賴最先進嘅光刻設備，因此 ASML 嘅技術幾乎成為整個產業鏈嘅瓶頸之一。

印度喺全球晶片版圖嘅角色

印度正透過 India Semiconductor Mission 建立本土晶片產業。政府表示，目標係 2026 年開始商業化晶片生產。

不過首批晶圓廠主要集中喺建立基礎製造能力。High‑NA EUV 主要用於全球最先進節點，因此短期內仍然會集中喺美國、南韓同台灣等成熟半導體中心。

隨住印度產業逐步擴大，未來可能為設備維護、供應鏈服務，以及更先進製造基礎設施帶來需求。

總結

High‑NA EUV 正被視為晶片製造邁入下一個世代嘅關鍵技術。透過更高解析度同更簡化嘅圖案化流程，晶片廠可以繼續縮小電晶體尺寸，推動製程進入 埃米級（angstrom‑scale）。

第一批相關晶片預計會喺 2025–2026 年 出現小規模生產，而真正嘅產業影響，很可能會喺 2027–2028 年 多家晶片廠全面量產時才完全顯現。

對於競逐 AI 晶片性能嘅科技公司而言，能否取得呢啲價值 3.5 億美元 嘅光刻設備，可能會成為未來半導體競賽嘅關鍵差距。