華為LogicFolding晶片革命：唔靠ASML光刻機 2031年追平1.4納米？

呢個公布一出，即刻引起Nvidia行政總裁黃仁勳嘅強烈反應，但佢嘅立場喺幾日之內經歷咗反覆。

乜嘢係Tau (τ) 縮放定律？

Tau縮放定律係一個用嚟取代「摩爾定律」嘅新框架。摩爾定律一路以嚟嘅定義，就係喺一塊平面矽片上面塞入更多、更細嘅電晶體。但Tau（τ）就將個遊戲規則完全改寫，由以前鬥「細」，變成鬥「快」。

佢嘅目標，由縮細電晶體之間嘅物理空間，轉移去縮短訊號喺晶片內部傳輸所需嘅時間 。

呢個框架透過最佳化訊號傳輸時間，而唔係靠傳統嘅光刻微縮，嚟到提升整體系統嘅功能密度同每瓦效能。佢將電晶體、互連線路、封裝同系統設計全部撈埋一齊嚟睇 。背後嘅核心思想係：現代晶片嘅樽頸位好多時唔在於電晶體數量唔夠，而在於數據要「走」太遠太慢，而呢個問題係可以透過架構創新去解決，唔一定要靠更精細嘅光刻技術 。

LogicFolding：繞過EUV嘅3D架構

LogicFolding就係建基於Tau縮放定律嘅具體矽晶片架構。佢唔係將晶片嘅邏輯電路全部攤喺一塊平面上面，而係將佢哋「摺疊」成兩層甚至三層垂直堆疊嘅結構 。呢個做法帶嚟兩個關鍵效果：

1. 縮短佈線路徑。 將電路搬到第三維度，電訊號要行走嘅物理距離就會大幅縮短。咁樣可以降低電阻電容（RC）負載，提升整體速度同能源效率 。
2. 喺唔用更先進製程嘅情況下塞入更多電晶體。 華為聲稱呢種堆疊方法可以將電晶體密度提升大約55%，而且可以改善能源效率，完全唔需要動用到EUV光刻機嗰種亞原子級別嘅精度 。

好關鍵嘅一點係，呢啲密度上嘅增益，並唔係靠先進光刻技術。呢啲晶片係喺中芯國際（SMIC）用成熟嘅7納米級製程去生產，全程用返內地現有嘅深紫外光（DUV）光刻系統，呢啲設備並唔受現行美國出口管制嘅限制 。華為表示，佢哋喺過去六年入面，已經用LogicFolding背後嗰套基礎協同最佳化技術，大規模生產咗多達381款晶片型號 。

路線圖：由2026年嘅Kirin晶片到2031年嘅1.4納米等效

華為提出咗一個非常具體嘅兩步走路線圖：

• 2026年底： 第一款商業化嘅LogicFolding晶片將會喺Kirin系統單晶片（SoC）上面登場，好大機會用喺Mate 90系列手機，採用雙層設計。呢款晶片預計電晶體密度達到238 MTr/mm²，呢個數字已經同台積電嘅3納米級製程水平差唔多 。早期嘅性能聲稱包括峰值時脈達到3.1GHz，同埋大核心效能提升40% 。
• 2031年之前： 華為計劃推出三層LogicFolding設計，屆時電晶體密度將會等同1.4納米級製程——呢個正正係台積電自己都計劃要到2028年先能夠達到嘅目標 。

黃仁勳嘅回應：一個充滿矛盾嘅威脅評估

Nvidia行政總裁黃仁勳對華為嘅發布會作出咗由兩部分組成嘅回應，而且佢嘅取態喺之後幾日有所演變。

喺ISCAS研討會之前，黃仁勳其實已經承認咗華為喺一個重要市場板塊嘅主導地位。佢接受CNBC訪問時話，美國嘅出口管制令到Nvidia根本冇可能競爭，又話公司**「基本上已經將中國AI晶片市場拱手讓俾華為」** 。

至於直接問到LogicFolding會唔會對台積電嘅代工龍頭地位構成威脅，佢嘅公開立場就一時硬、一時軟。最初有報導話，黃仁勳認為華為能夠喺成熟嘅7納米節點上面，實現到有競爭力嘅AI性能，對成個依賴客戶永遠要用最新製程嘅商業模式嚟講，係**「嚴重威脅」** 。

不過，幾日之後嘅5月29號，黃仁勳喺台北對住記者就發表咗一個輕視得多嘅評價。佢話：「呢個對華為嚟講係一個突破，但對台積電就唔係威脅。台積電玩晶片堆疊同3D封裝玩咗幾耐？成十年啦。所以台積電嘅技術係好先進嘅。」 。

現實檢驗：炒作背後要留意嘅隱憂

雖然華為嘅呢個諗法戰略上夠晒大膽，但要平衡咁睇，呢個宏大願景其實有幾個好重要嘅附註。

• 華為嘅聲稱尚未經獨立驗證。 嗰個55%嘅電晶體密度提升，係華為內部嘅數字，仲未有獨立嘅第三方晶片分析機構確認過 。公司只係話透過架構去達到「1.4納米等效」密度，而唔係用光刻技術去做出1.4納米製程。
• 散熱同良率挑戰係確實存在嘅。 將邏輯層堆疊起嚟，會喺一個更細嘅體積入面產生多好多嘅熱力，而要確保喺多層堆疊嘅情況下做到零缺陷生產，係出晒名咁難。業界分析師警告，呢啲因素可能會限制大規模3D邏輯晶片嘅商業可行性同性能表現 。
• 「等效密度」呢個講法要好小心理解。 華為並唔係話佢哋會喺1.4納米尺度上面雕刻電晶體。相反，佢哋嘅目標係透過「向上發展」嘅方式，喺一個特定面積之內塞入功能上相等數量嘅電晶體。呢個區別，對於比較佢同埋用先進製程造出嚟嘅單一晶片（monolithic chips）喺功耗、發熱同成本方面嘅表現，係好重要嘅 。

講到底，華為提出咗一套後摩爾定律時代嘅玩法，將成個半導體競賽重新定義，唔再係鬥邊個光刻技術叻啲，而係鬥邊個嘅3D設計聰明啲。2026年嘅Kirin晶片會係一個早期嘅試金石，但佢哋嗰個2031年嘅終極目標，始終係一個長期嘅賭注，成功與否，取決於佢哋能唔能夠解決到3D邏輯堆疊嘅極端物理限制。