studio
global Ask Studio Global AI

答案已发布2个月前Last edited 上个月39 来源

英特尔 EMIB-T 技术全面揭秘：攻克超大型 AI 封装中的填充、供电和散热难题

英特尔 EMIB T（带硅通孔的嵌入式多芯片互连桥）技术已验证 36/35 µm 凸点间距，相较于 Granite Rapids 的 45 µm 实现 65% 的密度提升，将于 2026 年投入生产。分布式模塑填充技术解决了超大型封装的空洞和开裂问题，使封装面积可扩展至 24 倍光罩尺寸，为未来的 AI 超级芯片奠定基础。

发布者使用 DeepSeek-V4-Flash 编辑图片由 GPT Image 1.5 生成

使用 Studio Global AI 搜索并核查事实浏览更多热门页面

研究答案

要点

英特尔 EMIB T（带硅通孔的嵌入式多芯片互连桥）技术已验证 36/35 µm 凸点间距，相较于 Granite Rapids 的 45 µm 实现 65% 的密度提升，将于 2026 年投入生产。
分布式模塑填充技术解决了超大型封装的空洞和开裂问题，使封装面积可扩展至 24 倍光罩尺寸，为未来的 AI 超级芯片奠定基础。
英特尔规划了明确的封装路线图：当前 8 倍光罩量产→2028 年超过 12 倍→未来目标 24 倍，同时展示 10 2 10 厚芯玻璃基板。
针对 15 25 kW 功率级别的封装，英特尔开发了通过桥接硅通孔的供电、分布式散热、微流控冷却以及封装上电容储能技术。

Intel EMIB-T advanced chip packaging technology diagram showing multi-die interconnect bridge with through-silicon vias for ultra-large AI chip packages at Rio Rancho facility — What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulatIntel's EMIB-T (Embedded Multi-die Interconnect Bridge with TSVs) is the key technology enabling packages up to 24× reticle size, validated at 36/35 µm bump pitch with production rollout in 2026.
AI 提示
Create a landscape editorial hero image for this Studio Global article: What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulat. Article summary: Here is a comprehensive breakdown of Intel's recent advanced packaging announcements and the competitive landscape.. Topic tags: general, general web, user generated, education. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illu
openai.com

英特尔位于新墨西哥州 Rio Rancho 的工厂正成为先进半导体封装领域的创新中心。该公司详细披露了一系列旨在突破芯片封装物理极限的技术，使目前标准方法无法实现的超大尺寸、多千瓦级 AI 加速器成为可能。这一系列技术的核心是 EMIB-T，一种能够解决超大封装供电、机械可靠性和散热管理的下一代互连技术。

核心突破：带硅通孔的 EMIB-T

英特尔的核心创新是 EMIB-T（带硅通孔的嵌入式多芯片互连桥），该技术在 2026 年电子元件技术会议（ECTC）上首次详细披露。EMIB-T 在现有的 EMIB 硅桥上增加了垂直硅通孔，不仅实现了更高密度的横向互连，还能通过桥接本身实现垂直供电。英特尔已经在 2 倍光罩尺寸 的封装上验证了 36/35 µm 凸点间距 的 EMIB-T，这相较于 Granite Rapids 使用的 45 µm 间距实现了 65% 的凸点密度提升。该技术计划于 2026 年投入生产。

Studio Global AI

继续你的研究

此页面包含一个有来源支持的答案，您可以在 Studio Global 内继续。

使用 Studio Global AI 搜索并核查事实

人们还问

“英特尔 EMIB-T 技术全面揭秘：攻克超大型 AI 封装中的填充、供电和散热难题”的简短答案是什么？

英特尔 EMIB T（带硅通孔的嵌入式多芯片互连桥）技术已验证 36/35 µm 凸点间距，相较于 Granite Rapids 的 45 µm 实现 65% 的密度提升，将于 2026 年投入生产。

首先要验证的关键点是什么？

英特尔 EMIB T（带硅通孔的嵌入式多芯片互连桥）技术已验证 36/35 µm 凸点间距，相较于 Granite Rapids 的 45 µm 实现 65% 的密度提升，将于 2026 年投入生产。分布式模塑填充技术解决了超大型封装的空洞和开裂问题，使封装面积可扩展至 24 倍光罩尺寸，为未来的 AI 超级芯片奠定基础。

接下来在实践中我应该做什么？

英特尔规划了明确的封装路线图：当前 8 倍光罩量产→2028 年超过 12 倍→未来目标 24 倍，同时展示 10 2 10 厚芯玻璃基板。

来源

指标	英特尔（Rio Rancho）	台积电（CoWoS）
当前最大封装尺寸	8 倍光罩（~7,000 mm²）	~3.3 倍光罩（~3,300 mm² 中介层）
路线图	2028 年 >12 倍，最高 24 倍	渐进式扩展
已验证凸点间距	36/35 µm（EMIB-T）	CoWoS-L 上约 40-45 µm
量产散热能力	目标 15-25 kW（多芯片）	已验证 2.6 kW+
玻璃基板	10-2-10 厚芯已演示，目标 2026-2027 年量产	量产目标“本十年下半年”