CUDA-Q 接上真实量子比特：Quantum Machines 与 NVIDIA 展示 NVQLink 端到端控制

Quantum Machines 与 NVIDIA 在加拿大多伦多举行的 IEEE Quantum Week 上展示：一个端到端 NVIDIA CUDA-Q 应用可通过 NVQLink，同时跨真实量子比特、Quantum Machines 的控制硬件、GPU 和 CPU 运行。这个里程碑的重点，并不在某个孤立的量子操作，而在于将量子处理器及其经典控制栈视作一套可统一调度的异构系统。 1015

展示了什么

据两家公司及相关报道所述，单个 CUDA-Q 程序在真实量子比特和 Quantum Machines 的脉冲处理单元（Pulse Processing Unit）上运行，并利用 NVQLink 将量子控制环境连接至 NVIDIA 加速计算资源。Quantum Machines 将其描述为量子控制公司首次实现此类端到端 CUDA-Q 程序跨这些资源运行。 1015

不过，这一说法应审慎理解：它是企业及行业报道提出的里程碑，而不是经独立机构确认的行业基准。报道中提到的完整测量—控制交换约为 1 微秒，同样仍需独立验证。 1015

量子比特、GPU 与 CPU 如何分工

核心是让一个混合程序按资源特性分配任务：

• 真实量子比特与量子控制器：执行量子操作和实时控制；
• GPU：承担对延迟敏感、计算量较大的经典任务，例如量子纠错中的测量数据解码；
• CPU：处理通用主机端工作和系统编排。

NVQLink 的定位，是作为量子系统控制器与高性能经典计算资源之间具备确定性延迟的实时接口。它希望把在线量子纠错等工作纳入运行闭环，而不是作为一条需要人工拼接的独立处理流水线。 115

对开发者意味着什么

对于使用 Python、C++ 或 Quantum Machines QUA 语言的开发者，这套方案承诺提供更高层的混合编程方式：开发者可以在一个以 CUDA-Q 为中心的流程中描述任务，再由系统将工作派发到合适的量子或经典资源，无须手动编写并协调底层脉冲控制序列、处理器切换、数据传输及反馈路径。 15

这并不意味着底层硬件复杂性消失了，而是更多协调工作被转移到控制、编译和编排软件栈中。对于希望构建可重复应用、而非每次都进行定制化实验室集成的团队，这一区别很重要。

为什么约 1 微秒的反馈值得关注

量子纠错依赖一个紧凑闭环：测量错误综合征、在经典计算资源上解码测量结果，再迅速施加或安排纠正操作，以便量子态在仍有用时得到处理。NVIDIA 的 NVQLink 架构正是为将量子控制与高性能计算资源耦合，用于在线量子纠错及其他计算密集型实时任务而设计。 1

Quantum Machines 与 NVIDIA 称，这次演示中测量数据和控制决策的交换耗时约为 1 微秒。这一延迟目标之所以重要，是因为基于 CPU 或 GPU 的解码、优化等工作，必须在量子硬件和控制系统所允许的时间预算内完成。 101315

更大的目标：让量子处理器成为超级计算资源

这次演示支持了一种更广泛的系统架构观点：未来的量子处理器或许不再像孤立仪器，而会像超级计算系统中的专用加速器一样，与经典计算资源协同工作。

Quantum Machines 提出的分层结构中，量子控制器负责快速反馈；具有受限延迟的 CPU-GPU 服务器负责校准、优化和量子纠错解码等任务；更大规模的高性能计算系统则调度更广泛的应用工作负载。 6 NVIDIA 在 IEEE Quantum Week 的议程也将容错量子计算描述为一项全系统挑战，涉及 QPU（量子处理单元）、软件栈、加速计算和实时运行。 2

在这种模型里，关键不在于所有任务都由量子处理器执行，而在于每项任务都被安排到能够在所需延迟内完成它的资源上。

演示之外：控制层、校准与容错设计

Quantum Machines 还将此次集成演示与更广泛的校准工作流和容错系统设计议题结合起来。IEEE Quantum Week 官方议程列出了 Quantum Machines 的主题演讲《从脉冲到平台：面向容错量子计算的控制层》，以及 NVIDIA 关于为容错时代设计加速量子超级计算机的演讲。 11

这凸显了一个现实：要实现容错量子系统，仅提升量子比特本身还不够；其周边的控制层、经典加速器、编排软件和反馈通路也必须同步扩展。

因此，目前更适合将多伦多的这次展示视为一项集成验证：它展示了基于 CUDA-Q 的工作流如何借助 NVQLink 连接真实量子硬件、CPU 和 GPU；但它本身并不证明一台已可投入生产的容错量子计算机已经实现。 1015