推动此轮融资的核心创意并非另一个GPU挑战者。XCENA正将其首款产品MX1定位为一个完全不同的品类：一个将计算能力直接融入内存层的计算内存设备。

核心问题：当数据移动成为瓶颈

在传统的服务器架构中，当数据需要被处理时，它必须经历从DRAM到CPU或GPU再返回的昂贵往返旅程。对于AI推理、实时分析和向量数据库查询这类计算密集型任务，这种持续不断的数据移动不仅带来延迟、消耗大量电能，还形成了一个众所周知的“内存墙”问题 。

XCENA的创始洞察在于，这类数据密集型操作其实大多不需要GPU那种专用的并行处理能力。许多常规的筛选、搜索和分析任务，完全可以交由紧邻内存芯片、效能更高的精简核心来处理，从而彻底避免数据往返移动。这种方式被称为近数据处理（NDP），其目标是解放CPU，而非取代它 。

揭秘MX1：服务器的秘密武器，而非GPU的对手

MX1被描述为全球首款同时支持PCIe 6.0和CXL 3.2标准的计算内存产品 。CXL，即Compute Express Link，在处理器和内存之间提供了一条高速、低延迟的专用通路，这使得它成为专为内存层设计的设备的理想主干连接技术 。

架构与关键参数

MX1并非一个单一的加速器，而是一个集成了数千个定制RISC-V核心的设备。XCENA官方文档指出，这些是直接集成到内存子系统中的“数千个1.4GHz RISC-V核心” 。这些核心可以通过XCENA的XFLARE软件库，直接在数据所在的位置执行类似数据库的操作，无需将数据搬回主CPU进行处理 。

XCENA的技术方案采用了独立的SSD扩展路径（通过PCIe 6.0连接），实现了公司命名的"无限内存（Infinite Memory）"功能。理论上，该功能可通过CXL连接的SSD将主机的可访问内存池扩展至PB级别，使应用程序能以比传统存储访问方式更低的延迟来管理海量数据集 。

该公司的产品路线图揭示了其快速的迭代计划：

• MX1：第一代产品，从2025年10月开始向特定合作伙伴提供工程样片，生产就绪版本计划于2026年推出 。
• MX1P：计划于2025年推出的增强版本 。
• MX1S：下一代芯片，配备双PCIe 6.0 x8通道、更多特性并支持CXL 3.2，计划于2026年发布 。

这些加速卡支持高达256GB的DDR5 DIMM，提供1TB的容量，并集成了DDR5-8400内存控制器 。在FMS 2025（未来内存与存储大会）上，MX1荣获了“最具创新计算内存技术”大奖 。

一场不同的竞赛

理解XCENA 不做什么，至关重要。该公司并非在研发一款比英伟达H100或B200更快的、用于训练大规模基础模型的芯片。MX1被定位为一款面向数据密集型操作的协处理器，它与现有CPU和GPU协同工作，而非替代它们 。

在AI推理场景（模型需反复扫描庞大内存池）或数据库密集型任务（如实时分析和向量搜索）中，XCENA的策略是通过在源头处理“内存繁重”的部分工作，来减轻主处理器的负担。其目标是构建一个并非所有数据都需要流经最昂贵、最耗电的计算引擎的数据中心 。

1.35亿美元的赌局：实战中能行吗？

B轮融资对应的高达5.7亿美元的估值，表明了投资者对内存中心化计算将在AI基础设施中扮演关键角色的强烈信念 。目前，MX1正与特定合作伙伴进行探索性测试，以验证其在真实环境下的系统级效率和性能增益 。

然而，完整的验证故事仍在书写中。FMS获奖和强大的纸面规格是积极的信号，但对于一项提议重塑服务器系统基本架构的技术而言，大规模生产部署和独立的基准性能测试，才是真正的试金石。XCENA的豪赌在于，AI行业已经准备好停下搬运数据的脚步，转而直接在数据驻留的地方进行计算了。

推动此轮融资的核心创意并非另一个GPU挑战者。XCENA正将其首款产品MX1定位为一个完全不同的品类：一个将计算能力直接融入内存层的计算内存设备。

核心问题：当数据移动成为瓶颈

在传统的服务器架构中，当数据需要被处理时，它必须经历从DRAM到CPU或GPU再返回的昂贵往返旅程。对于AI推理、实时分析和向量数据库查询这类计算密集型任务，这种持续不断的数据移动不仅带来延迟、消耗大量电能，还形成了一个众所周知的“内存墙”问题 。

XCENA的创始洞察在于，这类数据密集型操作其实大多不需要GPU那种专用的并行处理能力。许多常规的筛选、搜索和分析任务，完全可以交由紧邻内存芯片、效能更高的精简核心来处理，从而彻底避免数据往返移动。这种方式被称为近数据处理（NDP），其目标是解放CPU，而非取代它 。

揭秘MX1：服务器的秘密武器，而非GPU的对手

MX1被描述为全球首款同时支持PCIe 6.0和CXL 3.2标准的计算内存产品 。CXL，即Compute Express Link，在处理器和内存之间提供了一条高速、低延迟的专用通路，这使得它成为专为内存层设计的设备的理想主干连接技术 。

架构与关键参数

MX1并非一个单一的加速器，而是一个集成了数千个定制RISC-V核心的设备。XCENA官方文档指出，这些是直接集成到内存子系统中的“数千个1.4GHz RISC-V核心” 。这些核心可以通过XCENA的XFLARE软件库，直接在数据所在的位置执行类似数据库的操作，无需将数据搬回主CPU进行处理 。

XCENA的技术方案采用了独立的SSD扩展路径（通过PCIe 6.0连接），实现了公司命名的"无限内存（Infinite Memory）"功能。理论上，该功能可通过CXL连接的SSD将主机的可访问内存池扩展至PB级别，使应用程序能以比传统存储访问方式更低的延迟来管理海量数据集 。

该公司的产品路线图揭示了其快速的迭代计划：

• MX1：第一代产品，从2025年10月开始向特定合作伙伴提供工程样片，生产就绪版本计划于2026年推出 。
• MX1P：计划于2025年推出的增强版本 。
• MX1S：下一代芯片，配备双PCIe 6.0 x8通道、更多特性并支持CXL 3.2，计划于2026年发布 。

这些加速卡支持高达256GB的DDR5 DIMM，提供1TB的容量，并集成了DDR5-8400内存控制器 。在FMS 2025（未来内存与存储大会）上，MX1荣获了“最具创新计算内存技术”大奖 。

一场不同的竞赛

理解XCENA 不做什么，至关重要。该公司并非在研发一款比英伟达H100或B200更快的、用于训练大规模基础模型的芯片。MX1被定位为一款面向数据密集型操作的协处理器，它与现有CPU和GPU协同工作，而非替代它们 。

在AI推理场景（模型需反复扫描庞大内存池）或数据库密集型任务（如实时分析和向量搜索）中，XCENA的策略是通过在源头处理“内存繁重”的部分工作，来减轻主处理器的负担。其目标是构建一个并非所有数据都需要流经最昂贵、最耗电的计算引擎的数据中心 。

1.35亿美元的赌局：实战中能行吗？

B轮融资对应的高达5.7亿美元的估值，表明了投资者对内存中心化计算将在AI基础设施中扮演关键角色的强烈信念 。目前，MX1正与特定合作伙伴进行探索性测试，以验证其在真实环境下的系统级效率和性能增益 。

然而，完整的验证故事仍在书写中。FMS获奖和强大的纸面规格是积极的信号，但对于一项提议重塑服务器系统基本架构的技术而言，大规模生产部署和独立的基准性能测试，才是真正的试金石。XCENA的豪赌在于，AI行业已经准备好停下搬运数据的脚步，转而直接在数据驻留的地方进行计算了。