拆解Panther Lake：Intel 18A、RibbonFET与PowerVia揭示了什么

SemiAnalysis对Intel Core Ultra 7 365的拆解，让外界得以近距离观察18A工艺在商用处理器中的应用：计算芯粒采用RibbonFET全环绕栅极晶体管，并搭配PowerVia背面供电。拆解同时说明，Panther Lake并不是一颗所有部分都由18A制造的芯片；单凭成功集成这些技术，也不足以证明Intel的制程已经领先台积电或三星。12

18A芯片内部：RibbonFET与PowerVia

截面显示，RibbonFET采用四层水平堆叠的硅纳米片，栅极环绕每一层沟道。PowerVia则通过专用的背面金属供电网络和纳米硅通孔输送电力，减少正面布线中原本用于供电的空间。34

这些结构体现的是复杂的整合取舍，并非没有代价的性能加成。拆解指出，相关设计也带来电容、热阻和工艺复杂度方面的权衡。截面能展示Intel如何制造晶体管与供电结构，却不能单独证明成品处理器在性能或温度上优于竞争产品。4

Panther Lake并非整颗都采用18A

Panther Lake通过Intel的Foveros-S封装，将三个有源芯粒放在一个无源基底芯粒上。不同部分采用的制程并不相同：12

芯粒	配置	制程
计算芯粒	两种版本均采用	Intel 18A
图形芯粒（GT1）	较小配置	Intel 3
图形芯粒（GT2）	较大配置	台积电N3E
I/O芯粒	两种版本均采用	台积电N6

因此，Panther Lake展示的是18A在计算芯粒上的应用，而不是整颗封装都由18A制造。计算芯粒集成CPU核心、NPU、媒体引擎和内存侧缓存；图形和I/O功能仍由独立芯粒承担。34

18A的逻辑密度处于什么位置？

SemiAnalysis测量发现，Panther Lake的18A计算逻辑与封装内台积电N3E图形逻辑的逻辑密度相近。其比较还显示，18A没有在报告的峰值密度数据中领先台积电N3P、N2或三星SF2。需要注意，这些测量针对特定逻辑区域，并非对各制程节点所有特性或成品的全面排名。2

RibbonFET与三星MBCFET：结构差异不等于温度胜负

Intel的RibbonFET和三星的MBCFET都属于全环绕栅极（GAA）纳米片晶体管。拆解介绍了Intel的四层堆叠结构及其背面供电设计，并将其与三星SF2采用正面供电、以及不同的接触和互连材料作了对比。34

这些差异说明两家公司采取了不同的整合方案，但不能仅凭结构判断哪款芯片更凉或性能更强。拆解讨论的热阻属于工艺层面的取舍，并非对Intel和三星成品进行的直接温度比较。4

制造进展的信号与边界

Intel与ASML表示，High-NA EUV设备累计处理的晶圆已超过100万片，统计范围包括设备认证、研发和生产；High-NA也已用于部分Panther Lake处理器的特定层。这一总数说明相关设备已有一定使用经验，但不等于生产了100万片Panther Lake晶圆，更不代表每片晶圆都完全使用High-NA曝光。19

另有报道给出ASML EXE:5200B设备在一种模式下每小时处理175片晶圆、需要拼接时约为125片的数据。这反映了拼接会带来吞吐量取舍，但单凭这个数字无法判断Intel整体制造成本或产能。22

一项分析师估算称，18A良率约为80%；但估算的测量口径没有公开，Intel也未公布绝对良率数据。因此，这一数字无法说明18A全部产线的良率状况，也不能据此证明Intel已经实现与竞争对手的成本持平。24

Wildcat Lake则体现了另一种产品设计选择。据报道，它的计算裸片比Panther Lake小38%，并以有机多芯片封装取代Foveros。这说明相关技术被用于更广泛的产品设计，但裸片更小或推出新产品，都不能证明Intel已在晶体管密度、制造经济性或高端图形芯片生产方面超越竞争对手。5

结论

Panther Lake提供了具体证据：Intel已将RibbonFET与PowerVia整合进商用处理器，并将18A计算芯粒与采用其他制程的芯粒封装在一起。与此同时，拆解测得的18A逻辑密度与N3E相近，而非全面领先所有竞争制程。High-NA设备的使用经验和良率估算显示制造工作正在推进，但良率口径、设备吞吐量以及整体竞争力仍有不少未解之处。2192224