台积电释放的核心信号：AI竞争转向“系统级”

台积电在SEMICON Taiwan 2026传递出的核心信息是：下一阶段的AI产业竞争，决定胜负的将不只是更先进的处理器或更强大的模型，而是整个计算系统能否高效协同。台积电的路线图将先进逻辑制程、SoIC三维堆叠、CoWoS 2.5D先进封装和硅光子技术结合起来，目标是让数据在计算、内存和网络之间流动得更快、更省电。13

2029年系统算力目标：达到2024年的50倍

台积电预计，到2029年，SoIC与CoWoS的整合有望将整体系统计算性能提升至2024年的约50倍。3

这里的“50倍”并非单颗处理器性能提升50倍，而是通过多颗计算芯粒、高带宽内存以及高密度互连，将更多计算和内存资源组合进同一个系统。换句话说，行业衡量进步的基本单位，正从单颗芯片转向由芯片、封装、服务器和数据中心共同构成的完整系统。

台积电披露的3DFabric路线图包括：2026年推进N2P-on-N3P SoIC集成，2029年推进A14-on-A14集成，并将互连间距缩小至4.5微米。这些节点旨在进一步提高堆叠芯片及相邻组件之间的连接密度和能效。315

为什么推理会成为AI基础设施的新压力源

台积电AI与高性能计算业务开发主管李湘表示，AI计算需求正以每年约5倍的速度增长；她同时指出，与2022年相比，AI推理Token数量已接近增长500倍。13

这波需求的重点正在从训练更大的模型，转向让模型持续为用户和企业执行任务。推理是AI系统生成回答、完成操作的阶段；而具备复杂推理能力的系统、代理式AI（Agentic AI）以及面向现实世界的物理AI，往往会在一次交互中生成和处理更多Token，并持续运行在企业流程或设备之中。123

这意味着，未来的数据中心不能只为一次性训练任务设计，而必须承受长期、高频、大规模的推理负载。用户数量增加、查询频率提高，以及每次查询需要更多计算，都会同时推高加速器、内存、网络、电力和散热系统的压力。

台积电认为，真正的瓶颈在“数据搬运”

李湘提出系统级协同设计的一个关键依据是：在典型AI工作负载中，数据移动可能占到系统活动的60%，而成本高昂的AI加速器利用率可能低于40%。123

这解释了为什么单纯增加计算核心，并不一定能带来等比例的性能提升。如果数据无法及时在逻辑芯片与内存之间传输，或者在封装、服务器机架和数据中心内部移动时消耗过多电力，那么新增的算力就可能被通信、供电和散热限制抵消。

因此，台积电提出的方向不是只优化芯片本身，而是把计算、内存、互连、存储、电源供应、冷却、机架和数据中心基础设施放在一起设计。在这一模式下，先进封装不再只是制造流程中的最后一步，而是AI系统架构的一部分。

更大的CoWoS：把多颗芯片和更多HBM装进一个系统

据先进封装路线图相关报道，台积电目前已经生产5.5倍光罩尺寸的CoWoS封装，并计划在2028年前后推进14倍光罩尺寸封装。相关配置预计可整合约10颗计算芯片和20组高带宽内存（HBM）。3

CoWoS，即“晶圆上芯片、再到基板”（Chip-on-Wafer-on-Substrate），能够把逻辑芯片与高带宽内存紧密组合在同一封装中。扩大封装面积后，AI加速器可以集成更多计算芯片和内存，同时避免把所有功能都塞进一颗巨大、难以制造的单体芯片。

多芯片设计也带来了新的工程挑战。芯片可以拆分为多个计算芯粒，从而提升制造灵活性，但封装设计、互连密度、测试良率和热管理的重要性也会随之上升。最终，系统能否稳定运行，不仅取决于芯片制造，还取决于这些芯片能否被可靠地连接和验证。

硅光子是连接计算与网络的下一层技术

台积电还将硅光子和共封装光学（CPO）视为突破AI基础设施电连接瓶颈的重要方向。其COUPE平台的带宽路线图据报道将从3.2 Tbps提升至超过12.8 Tbps。台积电还预计，到2027年，硅光子在光收发器市场中的占比可能超过一半；部分供应商则预计在2026年下半年开始量产CPO产品。3

CPO的基本思路，是把光学互连组件放得更靠近计算封装。电子芯片与光子芯片之间的距离缩短后，有望支持更高带宽和更好的功耗表现，但同时也会增加对激光器、光纤连接器、封装工艺以及测试验证的要求。1013

对AI数据中心而言，这一变化很关键：当计算芯片规模不断扩大，服务器内部和服务器之间需要搬运的数据量也会同步增加。电连接在距离、带宽和能耗方面面临的限制，可能推动光互连从网络设备逐步靠近计算封装本身。

先进封装产能仍是没有解决的约束

技术路线图并不意味着供给问题已经消失。行业估计显示，台积电CoWoS月产能可能从2023年年底约1.3万至1.6万片晶圆，扩大到2026年年底约12万至14万片。需要注意的是，这些数字来自市场估算，并不是台积电在SEMICON Taiwan相关报道中正式披露的产能数据。636

机构投资者相关报道还估计，随着台积电及其合作伙伴扩充先进封装产能，CoWoS供需缺口可能从约20%缩小至2026年底的约10%。这意味着供应状况会有所改善，但需求仍可能高于可用产能。36

产能如何分配同样值得关注。有报道称，英伟达可能占据台积电2026年CoWoS需求或产出的约60%，AMD、博通以及云服务商则需要争夺剩余产能。这一比例属于市场分析，并非台积电在SEMICON Taiwan上公布的新分配数据。4

台积电的角色，正在从代工厂延伸到AI系统整合者

李湘形容，台积电的参与范围正从硅片延伸至数据中心，最终甚至连接到AI系统产生的Token。1

这反映出一个更大的战略变化：台积电希望在物理AI基础设施中承担更广泛的协调角色，包括先进逻辑制程、HBM整合、先进封装、光学输入输出、散热设计、电源管理和系统验证。

因此，未来的瓶颈不只在晶圆和封装产能，也可能出现在光学元件、激光器、光纤连接器、测试、冷却以及不同供应商之间的协同。台积电提出的“AI真正工业化”，本质上是一场关于系统整合能力的押注。

“2029年达到50倍”是一个雄心勃勃的目标，但台积电的路线图也说明，实现这一目标的关键并不只是制造更快的芯片，而是解决芯片之间、芯片与内存之间，以及计算系统与数据中心之间的连接问题，并同步扩大支撑这些技术的供应链。

台积电释放的核心信号：AI竞争转向“系统级”

台积电在SEMICON Taiwan 2026传递出的核心信息是：下一阶段的AI产业竞争，决定胜负的将不只是更先进的处理器或更强大的模型，而是整个计算系统能否高效协同。台积电的路线图将先进逻辑制程、SoIC三维堆叠、CoWoS 2.5D先进封装和硅光子技术结合起来，目标是让数据在计算、内存和网络之间流动得更快、更省电。13

2029年系统算力目标：达到2024年的50倍

台积电预计，到2029年，SoIC与CoWoS的整合有望将整体系统计算性能提升至2024年的约50倍。3

这里的“50倍”并非单颗处理器性能提升50倍，而是通过多颗计算芯粒、高带宽内存以及高密度互连，将更多计算和内存资源组合进同一个系统。换句话说，行业衡量进步的基本单位，正从单颗芯片转向由芯片、封装、服务器和数据中心共同构成的完整系统。

台积电披露的3DFabric路线图包括：2026年推进N2P-on-N3P SoIC集成，2029年推进A14-on-A14集成，并将互连间距缩小至4.5微米。这些节点旨在进一步提高堆叠芯片及相邻组件之间的连接密度和能效。315

为什么推理会成为AI基础设施的新压力源

台积电AI与高性能计算业务开发主管李湘表示，AI计算需求正以每年约5倍的速度增长；她同时指出，与2022年相比，AI推理Token数量已接近增长500倍。13

这波需求的重点正在从训练更大的模型，转向让模型持续为用户和企业执行任务。推理是AI系统生成回答、完成操作的阶段；而具备复杂推理能力的系统、代理式AI（Agentic AI）以及面向现实世界的物理AI，往往会在一次交互中生成和处理更多Token，并持续运行在企业流程或设备之中。123

这意味着，未来的数据中心不能只为一次性训练任务设计，而必须承受长期、高频、大规模的推理负载。用户数量增加、查询频率提高，以及每次查询需要更多计算，都会同时推高加速器、内存、网络、电力和散热系统的压力。

台积电认为，真正的瓶颈在“数据搬运”

李湘提出系统级协同设计的一个关键依据是：在典型AI工作负载中，数据移动可能占到系统活动的60%，而成本高昂的AI加速器利用率可能低于40%。123

这解释了为什么单纯增加计算核心，并不一定能带来等比例的性能提升。如果数据无法及时在逻辑芯片与内存之间传输，或者在封装、服务器机架和数据中心内部移动时消耗过多电力，那么新增的算力就可能被通信、供电和散热限制抵消。

因此，台积电提出的方向不是只优化芯片本身，而是把计算、内存、互连、存储、电源供应、冷却、机架和数据中心基础设施放在一起设计。在这一模式下，先进封装不再只是制造流程中的最后一步，而是AI系统架构的一部分。

更大的CoWoS：把多颗芯片和更多HBM装进一个系统

据先进封装路线图相关报道，台积电目前已经生产5.5倍光罩尺寸的CoWoS封装，并计划在2028年前后推进14倍光罩尺寸封装。相关配置预计可整合约10颗计算芯片和20组高带宽内存（HBM）。3

CoWoS，即“晶圆上芯片、再到基板”（Chip-on-Wafer-on-Substrate），能够把逻辑芯片与高带宽内存紧密组合在同一封装中。扩大封装面积后，AI加速器可以集成更多计算芯片和内存，同时避免把所有功能都塞进一颗巨大、难以制造的单体芯片。

多芯片设计也带来了新的工程挑战。芯片可以拆分为多个计算芯粒，从而提升制造灵活性，但封装设计、互连密度、测试良率和热管理的重要性也会随之上升。最终，系统能否稳定运行，不仅取决于芯片制造，还取决于这些芯片能否被可靠地连接和验证。

硅光子是连接计算与网络的下一层技术

台积电还将硅光子和共封装光学（CPO）视为突破AI基础设施电连接瓶颈的重要方向。其COUPE平台的带宽路线图据报道将从3.2 Tbps提升至超过12.8 Tbps。台积电还预计，到2027年，硅光子在光收发器市场中的占比可能超过一半；部分供应商则预计在2026年下半年开始量产CPO产品。3

CPO的基本思路，是把光学互连组件放得更靠近计算封装。电子芯片与光子芯片之间的距离缩短后，有望支持更高带宽和更好的功耗表现，但同时也会增加对激光器、光纤连接器、封装工艺以及测试验证的要求。1013

对AI数据中心而言，这一变化很关键：当计算芯片规模不断扩大，服务器内部和服务器之间需要搬运的数据量也会同步增加。电连接在距离、带宽和能耗方面面临的限制，可能推动光互连从网络设备逐步靠近计算封装本身。

先进封装产能仍是没有解决的约束

技术路线图并不意味着供给问题已经消失。行业估计显示，台积电CoWoS月产能可能从2023年年底约1.3万至1.6万片晶圆，扩大到2026年年底约12万至14万片。需要注意的是，这些数字来自市场估算，并不是台积电在SEMICON Taiwan相关报道中正式披露的产能数据。636

机构投资者相关报道还估计，随着台积电及其合作伙伴扩充先进封装产能，CoWoS供需缺口可能从约20%缩小至2026年底的约10%。这意味着供应状况会有所改善，但需求仍可能高于可用产能。36

产能如何分配同样值得关注。有报道称，英伟达可能占据台积电2026年CoWoS需求或产出的约60%，AMD、博通以及云服务商则需要争夺剩余产能。这一比例属于市场分析，并非台积电在SEMICON Taiwan上公布的新分配数据。4

台积电的角色，正在从代工厂延伸到AI系统整合者

李湘形容，台积电的参与范围正从硅片延伸至数据中心，最终甚至连接到AI系统产生的Token。1

这反映出一个更大的战略变化：台积电希望在物理AI基础设施中承担更广泛的协调角色，包括先进逻辑制程、HBM整合、先进封装、光学输入输出、散热设计、电源管理和系统验证。

因此，未来的瓶颈不只在晶圆和封装产能，也可能出现在光学元件、激光器、光纤连接器、测试、冷却以及不同供应商之间的协同。台积电提出的“AI真正工业化”，本质上是一场关于系统整合能力的押注。

“2029年达到50倍”是一个雄心勃勃的目标，但台积电的路线图也说明，实现这一目标的关键并不只是制造更快的芯片，而是解决芯片之间、芯片与内存之间，以及计算系统与数据中心之间的连接问题，并同步扩大支撑这些技术的供应链。