清微智能与北京智源人工智能研究院（BAAI）宣布开源 Open3D-PIMC。这是一个面向新型三维算力芯片的编程模型与软件框架，被纳入众智FlagOS技术栈，目标是为异构AI硬件提供更统一的开发接口，而不是让开发者针对每一家加速器厂商都维护一套独立软件栈。1

它要解决的问题可以概括为：硬件正在变得更“立体”，软件却不能继续各自为战。

为什么3D AI芯片特别需要统一的软件层

存算一体、Chiplet（芯粒封装）和可重构计算等设计，正被用于缩短存储与计算之间的数据往返路径。其核心设想是减少数据搬运，从而提升有效带宽，并降低数据传输带来的能耗。1

但硬件形态越多，软件适配也越容易碎片化：不同芯片可能拥有不同的指令集、存储行为和执行模型。若缺少共同抽象层，同一模型或算子往往需要在每种芯片上重复迁移、调优。

Open3D-PIMC提出的方向，是打破“一芯片一软件栈”的开发模式，为3D算力硬件建立统一的编程入口。1

开发者要写什么，框架又负责什么

按照项目介绍，开发者主要描述两类高层信息：

• 数据分布与布局：数据放在哪里、以何种方式组织；
• 任务划分：将计算工作如何切分到可用计算资源上。

Open3D-PIMC随后尝试将这些描述映射到目标设备，并执行相应优化。各厂商的私有指令集与微架构能力可保留在插件中：一方面，开发者面对更一致的接口；另一方面，芯片厂商不必公开其核心实现细节。1

这套分层设计的吸引力很直接：应用或模型迁移到新加速器时，理论上不必从头面对硬件细节。不过，能否做到“功能可迁移”之外的“性能也可迁移”，仍取决于插件质量、编译器后端以及针对具体硬件的优化深度。

Open3D-PIMC在FlagOS中处于什么位置

FlagOS由北京智源人工智能研究院牵头，是面向异构AI计算的开源基础设施尝试。其定位是提供一个中间软件层，让大模型能够在不同底层AI芯片上运行。35

Open3D-PIMC将这一思路延伸到3D算力芯片。FlagOS提出“一次开发，多芯运行”的目标，覆盖GPU、NPU、GPGPU、DSA、RISC-V AI设备及Arm类架构等不同类型硬件。1

FlagOS材料称，生态已适配20多家芯片厂商的30多款AI芯片，并可在一天内完成主流新大模型的多芯片适配。1 但需要区分的是：这些是FlagOS生态层面的披露，并非对Open3D-PIMC已在每一款设备上实现同等正确性、性能或稳定性的独立证明。

清微智能与Qwen验证声明意味着什么

清微智能将其第二代可重构处理器作为Open3D-PIMC所面向硬件类别的代表之一，相关方案结合了3D存算一体集成、Chiplet封装和可重构计算。BAAI则将Open3D-PIMC视为建设3D算力芯片开放编译器基础的一部分。1

报道还称，FlagOS于2026年8月完成了阿里巴巴 Qwen3.8-2.4T-A95B 在9个AI芯片平台上的Day-0适配验证。该模型是开放权重的混合专家（MoE）模型，总参数量为2.4万亿，推理时激活参数约为950亿。118

这说明FlagOS生态在追求更快的新模型上线与多芯片适配能力。但它本身不是一套可复现的Open3D-PIMC基准测试，无法单独证明该框架在3D硬件上的编译器可移植性、端到端时延、能耗效率或可靠性。

已经确定的，与仍待回答的

目前可以确认的是：Open3D-PIMC已作为开源软件发布，其设计者正尝试为新一类AI加速器建立共同的抽象与编译框架。1

不过，在将其视为成熟的跨厂商运行时之前，仍有几项关键问题需要后续验证：

• 是否会有更多芯片厂商提供并长期维护面向生产环境的插件；
• 工作负载迁移到架构差异较大的设备后，能否保持有竞争力的性能；
• 调试、故障处理、性能分析与长期维护工具是否足够完善；
• 能否出现独立、可复现的跨厂商测试，验证正确性、吞吐、时延和能效。

开发团队表示，后续将继续推进标准化、跨厂商支持和开发者工具建设，并计划在2026年第四季度公布进一步的3D芯片优化结果。1

结论

更准确地说，Open3D-PIMC目前是面向3D AI硬件的一个开放入口，以及一项共同编译器／框架层的提案。它希望让开发者在较高抽象层描述任务，把厂商特定的复杂性留在底层插件中。

对于存算一体和Chiplet类加速器而言，这一目标具有现实意义；但“已经开源”与“已经形成经过独立验证的多厂商成熟部署”之间，仍有很长一段路。真正决定其价值的，将是持续的外部贡献，以及在不同芯片上的透明、可复现实测结果。1

清微智能与北京智源人工智能研究院（BAAI）宣布开源 Open3D-PIMC。这是一个面向新型三维算力芯片的编程模型与软件框架，被纳入众智FlagOS技术栈，目标是为异构AI硬件提供更统一的开发接口，而不是让开发者针对每一家加速器厂商都维护一套独立软件栈。1

它要解决的问题可以概括为：硬件正在变得更“立体”，软件却不能继续各自为战。

为什么3D AI芯片特别需要统一的软件层

存算一体、Chiplet（芯粒封装）和可重构计算等设计，正被用于缩短存储与计算之间的数据往返路径。其核心设想是减少数据搬运，从而提升有效带宽，并降低数据传输带来的能耗。1

但硬件形态越多，软件适配也越容易碎片化：不同芯片可能拥有不同的指令集、存储行为和执行模型。若缺少共同抽象层，同一模型或算子往往需要在每种芯片上重复迁移、调优。

Open3D-PIMC提出的方向，是打破“一芯片一软件栈”的开发模式，为3D算力硬件建立统一的编程入口。1

开发者要写什么，框架又负责什么

按照项目介绍，开发者主要描述两类高层信息：

• 数据分布与布局：数据放在哪里、以何种方式组织；
• 任务划分：将计算工作如何切分到可用计算资源上。

Open3D-PIMC随后尝试将这些描述映射到目标设备，并执行相应优化。各厂商的私有指令集与微架构能力可保留在插件中：一方面，开发者面对更一致的接口；另一方面，芯片厂商不必公开其核心实现细节。1

这套分层设计的吸引力很直接：应用或模型迁移到新加速器时，理论上不必从头面对硬件细节。不过，能否做到“功能可迁移”之外的“性能也可迁移”，仍取决于插件质量、编译器后端以及针对具体硬件的优化深度。

Open3D-PIMC在FlagOS中处于什么位置

FlagOS由北京智源人工智能研究院牵头，是面向异构AI计算的开源基础设施尝试。其定位是提供一个中间软件层，让大模型能够在不同底层AI芯片上运行。35

Open3D-PIMC将这一思路延伸到3D算力芯片。FlagOS提出“一次开发，多芯运行”的目标，覆盖GPU、NPU、GPGPU、DSA、RISC-V AI设备及Arm类架构等不同类型硬件。1

FlagOS材料称，生态已适配20多家芯片厂商的30多款AI芯片，并可在一天内完成主流新大模型的多芯片适配。1 但需要区分的是：这些是FlagOS生态层面的披露，并非对Open3D-PIMC已在每一款设备上实现同等正确性、性能或稳定性的独立证明。

清微智能与Qwen验证声明意味着什么

清微智能将其第二代可重构处理器作为Open3D-PIMC所面向硬件类别的代表之一，相关方案结合了3D存算一体集成、Chiplet封装和可重构计算。BAAI则将Open3D-PIMC视为建设3D算力芯片开放编译器基础的一部分。1

报道还称，FlagOS于2026年8月完成了阿里巴巴 Qwen3.8-2.4T-A95B 在9个AI芯片平台上的Day-0适配验证。该模型是开放权重的混合专家（MoE）模型，总参数量为2.4万亿，推理时激活参数约为950亿。118

这说明FlagOS生态在追求更快的新模型上线与多芯片适配能力。但它本身不是一套可复现的Open3D-PIMC基准测试，无法单独证明该框架在3D硬件上的编译器可移植性、端到端时延、能耗效率或可靠性。

已经确定的，与仍待回答的

目前可以确认的是：Open3D-PIMC已作为开源软件发布，其设计者正尝试为新一类AI加速器建立共同的抽象与编译框架。1

不过，在将其视为成熟的跨厂商运行时之前，仍有几项关键问题需要后续验证：

• 是否会有更多芯片厂商提供并长期维护面向生产环境的插件；
• 工作负载迁移到架构差异较大的设备后，能否保持有竞争力的性能；
• 调试、故障处理、性能分析与长期维护工具是否足够完善；
• 能否出现独立、可复现的跨厂商测试，验证正确性、吞吐、时延和能效。

开发团队表示，后续将继续推进标准化、跨厂商支持和开发者工具建设，并计划在2026年第四季度公布进一步的3D芯片优化结果。1

结论

更准确地说，Open3D-PIMC目前是面向3D AI硬件的一个开放入口，以及一项共同编译器／框架层的提案。它希望让开发者在较高抽象层描述任务，把厂商特定的复杂性留在底层插件中。

对于存算一体和Chiplet类加速器而言，这一目标具有现实意义；但“已经开源”与“已经形成经过独立验证的多厂商成熟部署”之间，仍有很长一段路。真正决定其价值的，将是持续的外部贡献，以及在不同芯片上的透明、可复现实测结果。1