麒麟 9050 Pro 拆解：双芯粒 LogicFolding 设计究竟如何运作？

麒麟 9050 Pro 的设计重点，不是只靠缩小晶体管来提升芯片密度，而是把两颗工作的硅芯粒垂直堆叠。Geekerwan 的拆解，以及 Kurnal Insights 发布的芯粒图，显示其中一层以计算逻辑为主，另一层则主要放置 SRAM 和缓存。这种做法有望提高芯片的有效密度，并缩短部分连接路径；但现有数据并不能证明它采用了最先进的晶体管制程。31113

拆解图揭示了什么

据报道，两颗芯粒尺寸相近，均约为 11.13 × 10.84 毫米，面积约 120.65 平方毫米。其中一颗主要负责计算逻辑，另一颗则承载 SRAM、缓存，以及 I/O、时钟等电路功能。111315

两层芯粒以面对面的铜对铜混合键合方式连接，报道所称的键合间距约为 1.5 微米，从而可以在两层之间布置密集的垂直连接。1315

报道还提到约 5000 万个垂直互连和约 8 万个硅通孔（TSV）。两者属于不同类别的互连，不能把数量相加，也不应视为同一种连接。关于 TSV 的具体走线方式，各家报道的说法也不完全一致；这些数字更适合理解为分别被报道的数量，而不是已经完整核实的芯片连接图。13515

制程推测与“密度提升”说法

拆解报道推测，计算芯粒采用中芯国际 N+3 制程，偏重 SRAM 的芯粒采用 N+2。不过，这些是根据现有资料作出的判断，并非对每一层制造工艺的最终确认。1115

华为公布的有效密度约为每平方毫米 2.38 亿个晶体管，对比其采用的基准约为 1.55 亿个，增幅约 54%。这个数字描述的是堆叠设计带来的整体有效密度变化，并不代表任一颗芯粒都通过更先进制程、单独提升了同等幅度的晶体管密度。1211

功耗和基准测试数据怎么看

华为称，在性能相当时，CPU、GPU 和 NPU 的功耗分别降低 41%、58% 和 66%。这些是公司的公布数据，并非拆解本身测得的结果；发布相关报道也指出，这些说法当时尚未经过独立审计。1248

基准测试的结论也不宜简化成“全面追平旗舰”。据报道，Bernstein 的研究发现，麒麟 9050 Pro 在部分 Geekbench 6 多核测试中领先于苹果 A17 Pro，但与更新的 A20 Pro 相比仍有差距。这说明它在某些工作负载上有所进步，却不意味着在所有芯片或测试项目中都占优。49

据报道，较高端的 Mate 90 机型已搭载这款处理器，因此 LogicFolding 已进入商用产品，而不只是概念设计。6

出口管制背景下的优势与边界

在传统制程微缩受限的情况下，垂直堆叠为华为提供了另一条提高有效密度的路径。把计算与存储功能分层，也可能让不同部分采用不同制程，并缩短部分数据传输路径。711

代价是集成难度增加：两颗主动芯粒都要完成制造，再以精细间距可靠键合。现有报道没有给出量产良率、成本或散热表现，因此这些实际问题仍未明朗。更重要的是，堆叠并不能让较旧制程制造的晶体管变得等同于先进制程晶体管。

放在美国出口管制的背景下，LogicFolding 更适合被视为应对部分制程限制的一种设计路径，而不是制程水平已追平先进节点、或供应链已完全自主的证明。相关报道指出，这款芯片的供应链仍未公开。19