该演示采用了一个工作配置:Microchip Switchtec Gen 6 PCIe 扇出交换芯片作为高带宽、低延迟的互连枢纽,连接主机处理器(CPU、GPU、AI 加速器)与多个 Micron 9650 SSD 。其结果是搭建了一个系统,其中多个 SSD 可以同时以全 Gen 6 速度运行,而无需共享受限的总线 。
Microchip 的 Switchtec Gen 6 PCIe 扇出交换芯片采用 3 nm 制程,充当可组合与解耦存储设计的中央架构 。它支持高通道数、先进的错误隔离以及一对多组播数据分发。关键是,它包含一个硬件信任根,并采用符合 CNSA 2.0 标准的后量子安全加密技术,使其适用于对安全性要求极高的云端和政府部署 。
Micron 9650 于 2026 年 2 月进入量产,是全球首款商用 PCIe 6.0 企业级 SSD 。其官方产品简报中的关键性能数据如下 :
| 性能指标 | Micron 9650 Gen 6 | 标准 Gen 5 SSD | 优势 |
|---|---|---|---|
| 顺序读取 | 28,000 MB/s | 14,000 MB/s | 提升 100% |
| 顺序写入 | 14,000 MB/s | 10,000 MB/s | 提升 40% |
| 随机读取 | 5.5 M IOPS | 3.3 M IOPS | 提升 67% |
| 随机写入 | 900 K IOPS | 720 K IOPS | 提升 22% |
该驱动器采用 Micron 垂直集成的 G9 NAND(第九代,276 层 TLC)和专有的内部 PCIe Gen 6 控制器 。它提供 E1.S 和 E3.S 两种外形规格,其中 E1.S 版本支持液冷,适用于高密度服务器环境 。能效也得到改善:Micron 报告称,其顺序读取性能功耗比相比 Gen 5 提升 100%,达到 1,120 MB/s 每瓦 。
PCIe 6.0 将每通道传输速率提升至 64 GT/s,是 PCIe 5.0 的两倍,从而为大规模 AI 训练、实时分析和高频数据库工作负载提供所需的高吞吐量 。它采用 PAM4 信号传输,并包含低延迟前向纠错(FEC)以在这些更高速度下维持信号完整性。
FMS 2026 的演示恰逢 PCIe Gen 6 生态系统的关键时刻。Micron 的 9650 自 2026 年初起便已量产,使其在企业级 SSD 市场中拥有明显的先发优势 。在同一会议上,Kioxia 也首次公开展示了其 CM10 PCIe 6.0 SSD——采用 332 层 BiCS10 NAND 并采用冷板液冷——这表明竞争正在升温 。该活动还见证了关于 AI 内存分层以及在下一代数据中心中液冷 PCIe 6.0 SSD 角色的更广泛行业辩论 。
Microchip 在 FMS 自己的展位(Booth 415)还包含了关于针对 AI 工作负载优化 SSD 纠错的技术会议,以及关于扩展模拟存内计算的演讲 。
像本次演示这样经过验证、可互操作的 PCIe Gen 6 堆栈降低了超大规模云服务商(hyperscalers)的集成风险,有可能加速采用。正如 Microchip 一位代表所言,“提升数据中心性能不能靠任何单一组件解决”,这一定位将此次合作视为一项有凝聚力的生态系统举措 。
Micron 的 9650 目标客户是超大规模云服务商和大型 AI 数据中心运营商——这是一个高销量、高利润的客户群 。Microchip 基于高端 3 nm 节点的 Switchtec Gen 6 交换芯片开启了数据中心基础设施的新产品周期。在 2026 年早些时候的 COMPUTEX 上,Micron 将 9650 作为其全系 AI 优化内存与存储组合的一部分进行了展示 。
在 PCIe Gen 6 SSD 领域,Micron 相比 Kioxia 等竞争对手拥有显著的时间优势;而 Microchip 的交换芯片技术则与 Broadcom 等其他 PCIe 交换芯片供应商展开竞争 。Microchip 的后量子安全性(CNSA 2.0)和组播功能使其产品在对安全性要求高的云端部署中脱颖而出 。
宣布当日,Microchip(MCHP)和 Micron(MU)的股价双双上涨,反映出投资者对 PCIe Gen 6 升级周期以及 AI 数据中心持续建设的乐观情绪 。