爱芯元智推出的M9系列，把高阶智能驾驶芯片分成两个性能档位：旗舰级 M97（M9x-720T） 单颗提供720 TOPS等效AI算力，面向城区NOA、VLA、世界模型以及舱驾感知一体等更重的任务；主流级 M95（M9x-360T） 则主打成本与性能平衡，针对一段式端到端智能驾驶方案。产品于9月8日正式发布，9月15日的报道进一步梳理了其市场定位。1121

对车企和Tier 1供应商而言，M9的看点不只是峰值TOPS，而是两颗芯片共用架构、开发工具链和可复用软件资产。理论上，同一套辅助驾驶应用可在不同性能档位间迁移和扩展，无须从零重做。11

M97与M95：旗舰算力和主流方案怎么选？

规格	M97	M95
制程	5nm车规级	5nm车规级
宣称等效AI算力	720 TOPS	360 TOPS
CPU	16个Arm Cortex-A78AE核心	10个Arm Cortex-A78AE核心
等效内存带宽	460GB/s	260GB/s
内存配置	36 / 48 / 64 / 96GB	12 / 18 / 24GB
ISP输入能力	最多16路摄像头、4.5G Pixels/s	最多14路摄像头、2.6G Pixels/s

M97定位旗舰车型的高阶智驾与舱驾感知一体平台，目标工作负载包括城区NOA（导航辅助驾驶）、VLA及世界模型类车端大模型。M95则面向对成本更敏感的一段式端到端智驾市场。721

安全方面，两款芯片均宣称满足AEC-Q100车规要求，集成ASIL-D片内锁步安全岛，芯片整体达到ASIL-B等级，并支持双芯冗余配置。47

M9平台的三块自研IP：NPU、ISP与CVA

M9将AI推理、图像处理和视觉/传感器前处理分别交给三类自研单元：NPU、ISP与CVA（计算机视觉加速器）。这种分工的目的，是让CPU和NPU把更多资源留给核心的感知、预测与规划模型。

NPU：重点在模型适配与数据搬运

爱芯元智称，M9的NPU采用面向车规功能安全的多核、多集群设计，支持FP4、INT8、FP8、BF16等精度格式，并提供CPU到NPU的硬件级零拷贝，以减少数据搬运。公司还表示，配套工具链可把算法适配周期从“月级”压缩至“周级”。2122

这些均属于厂商产品主张，并非来自统一标准下的第三方测试结果。不过，对需要处理大规模感知和规划模型的车端平台而言，内存访问效率、数据传输和软件集成周期，确实会与标称TOPS一样影响实际体验。

ISP：同一摄像头数据，分出两条处理路径

M9的ISP采用“同源双通路”思路：一条机器视觉通路服务AI感知，另一条人眼视觉通路侧重显示画质。两条通路使用同一传感器输入，但分别进行优化。

以M97为例，爱芯元智宣称其ISP处理时延低于10毫秒，支持最多16路摄像头接入，吞吐量最高4.5G Pixels/s。2122

CVA：把前处理和传感器任务从CPU/NPU中分流

CVA主要承担图像前处理、计算机视觉算子、激光雷达点云处理及多传感器时间同步等任务。按照爱芯元智的设计目标，这些工作由专用加速单元处理，可减少其对CPU、NPU资源的占用，让NPU更专注于模型推理。11

双芯冗余与性能宣称：数字该怎样看

爱芯元智将M9用于双芯冗余方案和舱驾一体板级方案。按公司说法，双M97可提供约1,440 TOPS等效AI算力；双M95方案则为720 TOPS。11

公司还公布了内部测试口径：M9系列系统整体帧率超过“行业主流水平”1.5倍，M95运行端到端模型的帧率超过行业平均水平2倍，M97运行VLA模型的帧率提高逾1.5倍，ISP通路时延降低约70%。1819

需要注意的是，这些对比来自爱芯元智的内部测试。现有公开材料未列出可供横向复核的独立第三方ADAS基准测试，也未完整说明比较中使用的模型、传感器、软件栈与道路工况。因此，不能只凭TOPS或帧率数字推断不同芯片在真实车辆上的最终能力。

“开放算力底座”策略：不做上层算法

爱芯元智称，公司将维持算力底座供应商定位，不进入可能与车企及Tier 1形成竞争的上层智能驾驶算法业务。这样的模式意味着，合作方可自主决定在M9硬件上部署何种算法与驾驶系统。8

公司还披露，截至2026年8月，其智能驾驶芯片累计全球出货量已超过160万颗，上一代M5系列已实现量产上车。8

进展到哪一步：已有样片和车企评估，尚非全面铺开

根据港交所披露，M97于2026年2月回片点亮，并在2026年上半年完成工程样片交付；多家头部汽车OEM已正式启动方案评估与选型。M95则于2026年7月回片点亮。5

这说明M9已跨过重要的研发与客户导入节点，但并不代表M97已经实现大规模车型部署。接下来更值得关注的，是明确的车企定点、量产排期，以及在相同软硬件和道路条件下可比较的实车表现，而不只是峰值算力与厂商内部测试数据。

爱芯元智推出的M9系列，把高阶智能驾驶芯片分成两个性能档位：旗舰级 M97（M9x-720T） 单颗提供720 TOPS等效AI算力，面向城区NOA、VLA、世界模型以及舱驾感知一体等更重的任务；主流级 M95（M9x-360T） 则主打成本与性能平衡，针对一段式端到端智能驾驶方案。产品于9月8日正式发布，9月15日的报道进一步梳理了其市场定位。1121

对车企和Tier 1供应商而言，M9的看点不只是峰值TOPS，而是两颗芯片共用架构、开发工具链和可复用软件资产。理论上，同一套辅助驾驶应用可在不同性能档位间迁移和扩展，无须从零重做。11

M97与M95：旗舰算力和主流方案怎么选？

规格	M97	M95
制程	5nm车规级	5nm车规级
宣称等效AI算力	720 TOPS	360 TOPS
CPU	16个Arm Cortex-A78AE核心	10个Arm Cortex-A78AE核心
等效内存带宽	460GB/s	260GB/s
内存配置	36 / 48 / 64 / 96GB	12 / 18 / 24GB
ISP输入能力	最多16路摄像头、4.5G Pixels/s	最多14路摄像头、2.6G Pixels/s

M97定位旗舰车型的高阶智驾与舱驾感知一体平台，目标工作负载包括城区NOA（导航辅助驾驶）、VLA及世界模型类车端大模型。M95则面向对成本更敏感的一段式端到端智驾市场。721

安全方面，两款芯片均宣称满足AEC-Q100车规要求，集成ASIL-D片内锁步安全岛，芯片整体达到ASIL-B等级，并支持双芯冗余配置。47

M9平台的三块自研IP：NPU、ISP与CVA

M9将AI推理、图像处理和视觉/传感器前处理分别交给三类自研单元：NPU、ISP与CVA（计算机视觉加速器）。这种分工的目的，是让CPU和NPU把更多资源留给核心的感知、预测与规划模型。

NPU：重点在模型适配与数据搬运

爱芯元智称，M9的NPU采用面向车规功能安全的多核、多集群设计，支持FP4、INT8、FP8、BF16等精度格式，并提供CPU到NPU的硬件级零拷贝，以减少数据搬运。公司还表示，配套工具链可把算法适配周期从“月级”压缩至“周级”。2122

这些均属于厂商产品主张，并非来自统一标准下的第三方测试结果。不过，对需要处理大规模感知和规划模型的车端平台而言，内存访问效率、数据传输和软件集成周期，确实会与标称TOPS一样影响实际体验。

ISP：同一摄像头数据，分出两条处理路径

M9的ISP采用“同源双通路”思路：一条机器视觉通路服务AI感知，另一条人眼视觉通路侧重显示画质。两条通路使用同一传感器输入，但分别进行优化。

以M97为例，爱芯元智宣称其ISP处理时延低于10毫秒，支持最多16路摄像头接入，吞吐量最高4.5G Pixels/s。2122

CVA：把前处理和传感器任务从CPU/NPU中分流

CVA主要承担图像前处理、计算机视觉算子、激光雷达点云处理及多传感器时间同步等任务。按照爱芯元智的设计目标，这些工作由专用加速单元处理，可减少其对CPU、NPU资源的占用，让NPU更专注于模型推理。11

双芯冗余与性能宣称：数字该怎样看

爱芯元智将M9用于双芯冗余方案和舱驾一体板级方案。按公司说法，双M97可提供约1,440 TOPS等效AI算力；双M95方案则为720 TOPS。11

公司还公布了内部测试口径：M9系列系统整体帧率超过“行业主流水平”1.5倍，M95运行端到端模型的帧率超过行业平均水平2倍，M97运行VLA模型的帧率提高逾1.5倍，ISP通路时延降低约70%。1819

需要注意的是，这些对比来自爱芯元智的内部测试。现有公开材料未列出可供横向复核的独立第三方ADAS基准测试，也未完整说明比较中使用的模型、传感器、软件栈与道路工况。因此，不能只凭TOPS或帧率数字推断不同芯片在真实车辆上的最终能力。

“开放算力底座”策略：不做上层算法

爱芯元智称，公司将维持算力底座供应商定位，不进入可能与车企及Tier 1形成竞争的上层智能驾驶算法业务。这样的模式意味着，合作方可自主决定在M9硬件上部署何种算法与驾驶系统。8

公司还披露，截至2026年8月，其智能驾驶芯片累计全球出货量已超过160万颗，上一代M5系列已实现量产上车。8

进展到哪一步：已有样片和车企评估，尚非全面铺开

根据港交所披露，M97于2026年2月回片点亮，并在2026年上半年完成工程样片交付；多家头部汽车OEM已正式启动方案评估与选型。M95则于2026年7月回片点亮。5

这说明M9已跨过重要的研发与客户导入节点，但并不代表M97已经实现大规模车型部署。接下来更值得关注的，是明确的车企定点、量产排期，以及在相同软硬件和道路条件下可比较的实车表现，而不只是峰值算力与厂商内部测试数据。