台积电 A16：1.6 纳米工艺瞄准更快、更省电的 AI 芯片

这一区别对 AI 和高性能计算芯片尤其重要。此类处理器通常集成大量计算单元，需要高密度供电，同时还要通过复杂的互连网络传输数据。电源网络和信号线路在芯片正面争夺有限空间，容易形成布线拥堵。

背面供电的意义因此不只是“晶体管更小”。它改变了芯片电源与信号网络的组织方式：正面可以减少电源线路占用，为信号互连留出更多空间，同时有望更有效地向高负载逻辑电路供电。

相比 N2P，A16 能提升多少？

根据台积电相关技术材料和产业报道，相比增强版 2 纳米工艺 N2P，A16 的目标指标包括：

• 相同功耗下，速度提升 8%–10%；
• 相同速度下，功耗降低 15%–20%；
• 芯片密度提升 8%–10%，其中包括逻辑电路和 SRAM。

这些数字描述的是制程平台在特定条件下的对比结果，并不意味着每一款采用 A16 的客户芯片都会自动快 10%，或节电 20%。最终表现还会受到芯片架构、标准单元库、设计规则、电压、散热、封装方式以及实际工作负载的影响。

同样，密度提升 8%–10% 也不等于每一颗成品处理器都会按同样比例缩小。设计团队可以把制程带来的空间用于增加逻辑单元、扩大缓存、加入更多连接功能，或者缩小芯片面积，具体取决于产品定位。

为什么 A16 主要面向 AI 和 HPC？

A16 的重点市场是高性能逻辑芯片，尤其是 AI 加速器和数据中心处理器。这里的 HPC 是“高性能计算”（High-Performance Computing）的简称，涵盖服务器、数据中心和 AI 加速器等应用。

这些芯片的瓶颈并不只是计算单元数量。它们还受到供电能力、互连带宽、封装空间和散热条件的共同限制。单纯提高晶体管密度，却没有解决供电网络和信号线路拥堵，未必能转化为系统层面的性能提升。

SPR 正好针对这一问题。理论上，设计者可以根据产品需求，在性能、功耗和功能数量之间重新分配 A16 带来的优势：

• 追求更高吞吐量；
• 在相同性能下减少耗电和散热压力；
• 在相近芯片面积中加入更多计算单元或缓存。

对于数据中心而言，这些取舍十分关键。AI 加速器的实际效率不仅取决于理论算力，也取决于电力成本、冷却能力，以及芯片封装内部和芯片之间搬运数据的效率。

A16 是 N2P 到 A14 之间的“桥梁”

台积电的路线图将 A16 放在 N2/N2P 家族与 1.4 纳米级 A14 之间。根据台积电路线图及业绩说明相关报道，A14 计划于 2028 年进入量产。

这赋予 A16 一个明确的战略角色：它将在下一代主要制程到来之前，先把背面供电技术带给对性能和功率密度要求最高的客户。换句话说，A16 既是一个新节点，也是纳米片平台向下一阶段演进的技术桥梁。

不过，2026 年有关 A16 时间表的报道并不完全一致。部分报道曾称 A16 可能推迟，而后续报道和技术资料仍指向 2026 年下半年或第四季度生产。现阶段最稳妥的判断是，2026 年第四季度仍是公开报道中的目标，但量产规模、良率和客户产品进度仍需等待进一步确认。

与三星和英特尔相比，A16 的优势在哪里？

三星晶圆代工的 SF1.4 量产目标据报道已从此前的 2027 年推迟至 2029 年。三星当前更重视完善 2 纳米 SF2 家族、提升良率和制造稳定性。

如果这一时间表保持不变，台积电将获得更多时间推进 A16，并在 2028 年迈向 A14，然后再面对三星名义上的 1.4 纳米级产品。

英特尔则仍是先进制程和背面供电领域的重要竞争者，其 18A 以及规划中的 14A 节点都将参与这场竞争。但需要注意的是，“1.6 纳米”“1.4 纳米”等名称不能直接跨晶圆代工厂比较。制程名称中的数字并不等同于实际晶体管尺寸，真正影响客户选择的还包括：

• 制程良率；
• 设计工具和 IP 生态；
• 标准单元库与设计规则；
• 客户验证进度；
• 成本与产能；
• 先进封装能力；
• 最终芯片的实际性能和能效。

因此，A16 的量产进度确实可能增强台积电的竞争位置，但仅凭节点名称或时间表，无法证明台积电在所有技术和商业指标上都绝对领先英特尔。真正的考验在于，客户能否利用 A16 的技术指标，以足够高的良率和规模制造出可交付的产品。

约 294.425 亿美元的产能投入，不只是 A16 的成本

A16 的推进还与台积电更大范围的产能扩张计划有关。据报道，台积电董事会批准了约 294.425 亿美元的投资，用于扩大先进制程和先进封装产能，同时升级成熟制程与特色制程，并建设新厂。

此外，台积电据报道已将 2026 年资本支出计划提高至 600 亿–640 亿美元，反映出公司仍在持续投入先进制程制造和先进封装。

这两组数字不应被理解为“A16 单独需要 294.425 亿美元”。它们描述的是覆盖多个制程世代、封装技术和基础设施项目的更广泛投资计划。A16 只是其中的重要组成部分。

AI 芯片的真正瓶颈，可能在 CoWoS 封装

对于 AI 芯片来说，制造先进逻辑晶圆只是供应链的一环。完整的 AI 处理器还需要高带宽内存（HBM）、基板、中介层、组装和测试等环节。随着 AI 需求快速增长，台积电的 CoWoS 先进封装产能据报道一直处于满负荷状态。

CoWoS 是“晶圆上芯片—基板”（Chip-on-Wafer-on-Substrate）的缩写，用于将计算芯片与 HBM 等高带宽组件整合在同一封装中。对现代 AI 加速器而言，封装不仅负责保护芯片，还直接影响内存带宽、数据传输距离和整体系统性能。

产业报道显示，部分共同客户的后端封装工作可能已溢出至英特尔位于马来西亚的业务设施。这更像是应对产能压力的有限供应链安排，并不代表台积电已经全面转让 CoWoS 的核心技术或制造基础。

台积电据报道也在开发类似英特尔 EMIB 的封装方案，以应对 CoWoS 需求持续增长的压力。这说明，先进制程领先并不意味着 AI 硬件就能立即交付给客户。一片先进制程晶圆仍可能因为 HBM、基板、封装、中介层或测试产能不足而延迟出货。

AI 时代的半导体竞争：从单点领先走向“竞合”

A16 折射出半导体产业正在发生的更大变化。AI 系统越来越依赖一张由晶圆代工厂、存储器供应商、基板制造商、封装企业和不同地区生产基地共同组成的网络。

这也让竞争与专业化同时存在：台积电仍在先进逻辑和 CoWoS 领域占据核心位置；英特尔既能在制程技术上竞争，也能提供替代性的封装产能和互连技术；马来西亚、中国台湾等地区则可能承担供应链后端的不同环节。

因此，竞争对手之间出现部分封装业务协作，并不意味着竞争已经消失，反而说明 AI 需求正在让整个生态系统的产能变得和单一制程技术同样重要。

对 A16 潜在客户来说，真正需要关注的问题已不只是“哪家晶圆厂宣布了最小的纳米数”，而是能否同时提供经过验证的晶圆、成熟的设计工具、稳定的良率，以及足够的先进封装能力，把 AI 芯片完整地交付并扩大到商业规模。