封装技术的重大变革同样引人关注。根据市场研究机构TrendForce的一份供应链报告,AMD正在评估 力成科技(PTI)的扇出型面板级封装(FOPLP) 方案,用于将CCD和I/O芯片集成到基板上 。这将是AMD消费级CPU的一次创举,意味着其将从传统的基板封装转向更高集成度的方案。
这一转变主要涉及基础封装层。AMD将继续依赖台积电的 SoIC-X 3D堆叠 技术来制造CCD并垂直堆叠3D V-Cache缓存芯片 。事实上,AMD已经与PTI合作,利用FOPLP技术认证了业界首个 2.5D面板级嵌入式扇出桥接(EFB)互连,该技术此前已应用于其Instinct加速器产品线
。对于Zen 7而言,这预示着核心计算芯片在封装上的通信方式将迎来一次升级。
在官方层面,AMD于2025年底公布的路线图已确认Zen 7为“未来节点”和“真正的下一代”设计 。该公司明确表示,Zen 7将引入一个 全新的矩阵引擎,旨在支持更广泛的AI数据格式处理,这预示着标准CPU核心将具备更深层次的本地AI能力
。
非官方的泄露信息则勾勒出了预期的核心配置。桌面平台代号为 Grimlock Ridge,据报道将配备最多 32个核心,通过两颗16核CCD与一块约155 mm²的I/O芯片组合而成 。与传闻中24核的Zen 6桌面配置相比,核心数提升了33%。据估计,每颗16核CCD的物理尺寸约为98 mm²
。
泄露的路线图还详细说明了Grimlock旗下的两种主要CCD变体:
缓存方面,多个消息源指出,配备3D V-Cache的高端型号可能在一个封装内提供高达 448 MB的L3 + V-Cache总缓存 。关于接口,泄露信息则存在矛盾:一些说法称桌面版将迁移至新的 AM6平台,而另一些说法则认为AMD可能会通过沿用Zen 6的I/O芯片来保持芯片组连续性,从而继续留在AM5接口
。
目前所有性能数据均来自非官方渠道,应被视为早期目标。泄露信息显示,Zen 7的每时钟周期指令数(IPC)将比Zen 6提升 15–25% ,其内部目标是在相同时钟频率下,SPECint 2017性能提升20%以上 。
供应链报告描绘的时间表显示了服务器与消费级市场的交错发布:
Comments
0 comments