传闻中的 Google–AMD 合作：细节与背景

据 Tom's Hardware 等媒体转引 SemiAnalysis 的分析，Google 正在探索一种混合 AI 芯片，将 AMD 的 CPU 核心与 Google 自研的加速器技术在同一封装内集成 。分析师认为，Google 看中的是 AMD 在先进封装和 3D 集成（SoIC）方面的 IP，以及其 CPU 核心设计，以应对 CPU 密集型的工作负载 。

但需要厘清的是，这并非一次简单的“换伙伴”。

• 长期伙伴博通（Broadcom）并未出局。 2026 年 3 月，博通与 Google 签署了一份涵盖 v8 至 v11 共四代 TPU 的五年合作协议，收入可见性延伸至 2031 年 。
• 联发科（MediaTek）是当前大关 TPU v7x（Ironwood）的 I/O 与制造协调商 。
• AMD 的介入，似乎只是 v10 代框架下的一个项目——不一定是取代博通，尽管博通在 Ironwood 上的 CoWoS 晶圆出货预期已被下调约 32,000 片 。

与此同时，Google 还在考虑将 v10 代 TPU（代号“Ice Fish”）的部分组件交由三星晶圆代工，以降低对台积电的依赖 ，并有消息称其与 Marvell 的合作谈判也已进入后期阶段 。

关键提醒： 上述信息均未获得 Google 或 AMD 官方确认。SemiAnalysis 的报告是市场传闻，AMD 参与的可能只是一个特定 SKU、探索性路径或供应链多元化策略 。

为什么混合芯片是智能体 AI 与强化学习的“天作之合”

从纯矩阵 ASIC 转向集成 CPU 核心的混合芯片，并非简单的技术迭代，而是对 AI 工作负载性质变化的直接回应。

智能体 AI：瓶颈在 CPU，而非 GPU

传统的批量推理几乎是 GPU 的独角戏：输入提示词，GPU 做一次前向传播，输出 token 。智能体 AI 则完全不同。它的编排、规划、工具调用、沙箱执行和环境交互，全部依赖 CPU 。

一篇学术研究发现，在工具调用密集的智能体 AI 工作负载中，CPU 端的工具处理消耗了高达 88% 的端到端延迟 。另一份由 Akash Borate 发布的分析甚至将这一数字推高至 90.6% 。

换句话说，在很多智能体 AI 管道中，GPU 不再是瓶颈，CPU 才是。

1:1 的 CPU:GPU 配比正在成为现实

• 在 AI 训练集群中，CPU 与 GPU 的配比大约是 1:7 或 1:8 。
• 当工作负载转向推理时，这个比例下降到 1:3 或 1:4 。
• 而到了智能体部署场景，Intel 在 2026 年第一季度财报电话会议中披露，部分客户已经开始运行 4 颗 CPU 对应 1 颗 GPU 的配置，在某些集群中甚至达到 1:1 。

摩根士丹利预测，到 2030 年，这一趋势将催生 325 亿至 600 亿美元 的增量 CPU 市场 。AMD 自己也强调，智能体 AI 并非单一的 GPU 推理任务，而是一个需要高核数、高线程 CPU 进行编排和沙箱执行的异构端到端工作流 。

强化学习需要紧密的沙箱循环

强化学习训练——尤其是用于智能体模型的——要求反复执行“沙箱运行 → 环境模拟 → 奖励计算 → 策略更新”的循环。这些循环中的大量 CPU 端编排工作，无法高效地映射到纯矩阵加速器上。

英伟达的 Vera（88 核 Olympus 架构）和 Intel 的 Xeon 6+ 都在针对这种“紧密强化学习沙箱循环”模式进行优化 。整个硬件行业正在达成一个共识：未来的 AI 加速器，不会再是单纯的矩阵引擎。

Google 的混合 TPU v10：一个领先指标

通过在 TPU 封装上直接集成 AMD CPU 核心，Google 有办法消除用于智能体工作负载的 PCIe 瓶颈，大幅降低延迟，让“工具调用 → 环境执行 → 策略更新”的循环在单个紧密耦合的芯片上完成。这正是“未来 AI 系统是异构系统级封装设计”这一理念在硬件上的具体体现。

更广泛的行业影响

总结

Google 被曝在 TPU v10 中集成 CPU 核心，这绝不是一个渐进式改进——它意味着 2028 年的 AI 加速器将与 2024 年的产品截然不同。智能体 AI 和强化学习正在重写计算架构的规则。能够在一秒内处理上千次工具调用的芯片，其设计方式必然与只做一次巨大矩阵乘法的芯片完全不同。

如果 SemiAnalysis 的传闻属实，那么 Google 和 AMD 正在打造的，正是那块芯片。

传闻中的 Google–AMD 合作：细节与背景

据 Tom's Hardware 等媒体转引 SemiAnalysis 的分析，Google 正在探索一种混合 AI 芯片，将 AMD 的 CPU 核心与 Google 自研的加速器技术在同一封装内集成 。分析师认为，Google 看中的是 AMD 在先进封装和 3D 集成（SoIC）方面的 IP，以及其 CPU 核心设计，以应对 CPU 密集型的工作负载 。

但需要厘清的是，这并非一次简单的“换伙伴”。

• 长期伙伴博通（Broadcom）并未出局。 2026 年 3 月，博通与 Google 签署了一份涵盖 v8 至 v11 共四代 TPU 的五年合作协议，收入可见性延伸至 2031 年 。
• 联发科（MediaTek）是当前大关 TPU v7x（Ironwood）的 I/O 与制造协调商 。
• AMD 的介入，似乎只是 v10 代框架下的一个项目——不一定是取代博通，尽管博通在 Ironwood 上的 CoWoS 晶圆出货预期已被下调约 32,000 片 。

与此同时，Google 还在考虑将 v10 代 TPU（代号“Ice Fish”）的部分组件交由三星晶圆代工，以降低对台积电的依赖 ，并有消息称其与 Marvell 的合作谈判也已进入后期阶段 。

关键提醒： 上述信息均未获得 Google 或 AMD 官方确认。SemiAnalysis 的报告是市场传闻，AMD 参与的可能只是一个特定 SKU、探索性路径或供应链多元化策略 。

为什么混合芯片是智能体 AI 与强化学习的“天作之合”

从纯矩阵 ASIC 转向集成 CPU 核心的混合芯片，并非简单的技术迭代，而是对 AI 工作负载性质变化的直接回应。

智能体 AI：瓶颈在 CPU，而非 GPU

传统的批量推理几乎是 GPU 的独角戏：输入提示词，GPU 做一次前向传播，输出 token 。智能体 AI 则完全不同。它的编排、规划、工具调用、沙箱执行和环境交互，全部依赖 CPU 。

一篇学术研究发现，在工具调用密集的智能体 AI 工作负载中，CPU 端的工具处理消耗了高达 88% 的端到端延迟 。另一份由 Akash Borate 发布的分析甚至将这一数字推高至 90.6% 。

换句话说，在很多智能体 AI 管道中，GPU 不再是瓶颈，CPU 才是。

1:1 的 CPU:GPU 配比正在成为现实

• 在 AI 训练集群中，CPU 与 GPU 的配比大约是 1:7 或 1:8 。
• 当工作负载转向推理时，这个比例下降到 1:3 或 1:4 。
• 而到了智能体部署场景，Intel 在 2026 年第一季度财报电话会议中披露，部分客户已经开始运行 4 颗 CPU 对应 1 颗 GPU 的配置，在某些集群中甚至达到 1:1 。

摩根士丹利预测，到 2030 年，这一趋势将催生 325 亿至 600 亿美元 的增量 CPU 市场 。AMD 自己也强调，智能体 AI 并非单一的 GPU 推理任务，而是一个需要高核数、高线程 CPU 进行编排和沙箱执行的异构端到端工作流 。

强化学习需要紧密的沙箱循环

强化学习训练——尤其是用于智能体模型的——要求反复执行“沙箱运行 → 环境模拟 → 奖励计算 → 策略更新”的循环。这些循环中的大量 CPU 端编排工作，无法高效地映射到纯矩阵加速器上。

英伟达的 Vera（88 核 Olympus 架构）和 Intel 的 Xeon 6+ 都在针对这种“紧密强化学习沙箱循环”模式进行优化 。整个硬件行业正在达成一个共识：未来的 AI 加速器，不会再是单纯的矩阵引擎。

Google 的混合 TPU v10：一个领先指标

通过在 TPU 封装上直接集成 AMD CPU 核心，Google 有办法消除用于智能体工作负载的 PCIe 瓶颈，大幅降低延迟，让“工具调用 → 环境执行 → 策略更新”的循环在单个紧密耦合的芯片上完成。这正是“未来 AI 系统是异构系统级封装设计”这一理念在硬件上的具体体现。

更广泛的行业影响

总结

Google 被曝在 TPU v10 中集成 CPU 核心，这绝不是一个渐进式改进——它意味着 2028 年的 AI 加速器将与 2024 年的产品截然不同。智能体 AI 和强化学习正在重写计算架构的规则。能够在一秒内处理上千次工具调用的芯片，其设计方式必然与只做一次巨大矩阵乘法的芯片完全不同。

如果 SemiAnalysis 的传闻属实，那么 Google 和 AMD 正在打造的，正是那块芯片。