自验证AI代理来了：西门子与NVIDIA在DAC 2026如何破解芯片设计的信任难题

多年来，半导体行业一直在面临一个根本问题：芯片设计能否信任AI做真正的决策？在2026年于加州长滩举行的设计自动化会议（DAC）上，西门子和NVIDIA给出了一个可能重塑整个EDA格局的答案。他们的核心发布——一种自验证AI代理系统，在决策执行前必须通过基于物理的检查——是行业向生产级、自主芯片设计工作流迈出的最切实的一步。

Fuse EDA AI Agent：会自我验证的AI

西门子与NVIDIA宣布扩大战略合作，推出面向半导体和PCB设计的自验证agentic AI工作流。该发布于2026年7月26日进行，核心是Fuse EDA AI Agent系统，它将NVIDIA的AI堆栈——包括CUDA-X库、Physics NeMo和Nemotron——直接嵌入西门子的EDA工具。

关键的架构创新是一个强制验证门：AI代理必须从西门子行业标准的物理验证和功能仿真工具Calibre或Questa One那里收到通过结果，才能继续执行设计决策。NVIDIA的NeMo Gym运行强化学习循环来训练这些代理，据称库覆盖范围提升十倍。该工作流还与西门子的Intelligence Center X平台集成。

在实践中，这意味着AI代理可以自主执行工程任务——解读设计规范、生成修复方案并验证它们——但在未通过传统的、基于物理的验证之前，它们无法签署tapeout。正如一项分析所言，这是针对“信任问题”提出的解决方案，该问题一直使生成式AI无法真正参与芯片设计的签核决策。西门子的信息很明确：AI代理将用决定设计是否通过的确定性工具来检查自己的工作。

2026年五笔EDA收购重塑西门子产品组合

为支撑这一愿景，西门子在2026年完成了五笔EDA相关收购，将触角延伸到芯片设计周期的上下游：

• ASTER Technologies（2026年2月）——增加了PCB组装测试验证和工程软件。
• Canopus AI（2026年2月）——为半导体制造带来基于AI的计算计量和检测能力。
• Insight EDA（2026年5月完成）——贡献了电路可靠性解决方案，集成到Calibre平台中。
• Precision Innovations（2026年7月21日宣布，Q3完成）——基于开源OpenROAD框架提供AI驱动的芯片规划和设计探索能力，使西门子在SoC架构规划中获得上游位置。
• Defacto Technologies（2026年7月22日宣布，待完成）——提供寄存器传输级（RTL）的自动化SoC设计创建能力。

Precision Innovations和Defacto的交易在DAC前夕宣布，直接将西门子推向上游架构阶段的决策环节，AI规划工具可以接入经过验证的代理工作流。

DAC 2026的Agentic AI全景

Agentic AI是整个会议的压倒性主题。西门子自己的预告指出，“今年DAC最大的讨论之一无疑将是agentic AI”。一场名为“从炒作到落地：Agentic AI今天在芯片设计中的实际价值”的专门技术讲座旨在将真正的工程收益与远景炒作区分开来。

每家大型EDA厂商对于认证问题都提供了不同的方法：

• Synopsys推进了一个开放、可互操作的agentic AI堆栈用于自主工作流，宣布了与微软合作并由AMD使用的两个新的agentic EDA工作流，可在微软Discovery平台上进行评估。Synopsys展示了“专业代理的协调团队”，在设计、验证和分析角色之间分配工作。
• Cadence与NVIDIA OpenShell共同演示了Cadence ChipStack，展示了自主RTL验证循环，将验证时间从数周缩短到数小时。
• Bronco AI（935号展位）发布了一个设计验证AI的生产级基准，基于真实的模块级和全芯片SoC部署。
• ChipAgents等初创公司举办了自主芯片设计的现场演示和技术会议。

为什么这很重要：生产级验证

贯穿所有这些发布的核心线索是行业决心超越演示阶段的AI。全行业正在向生产级、可验证的agentic工作流靠拢，每家主要厂商都对信任和认证问题给出了不同的回答：西门子押注物理引擎门控（Calibre/Questa），Synopsys押注开放可互操作堆栈，Cadence押注GPU加速代理循环。

正如一项行业分析所指出的，“Cadence、Synopsys和Siemens EDA拥有流程、格式、代工厂认证，最重要的是，拥有签核信任——每一次重置都必须取代这种信任，每一个编排者都必须借用它”。西门子的新架构——要求每个AI生成的决策都必须经过确定性物理引擎的验证——是在扩展自主工作流的同时保持这种信任的最明确机制。