谷歌下一代TPU Humufish(原TPU v8e)将采用英特尔EMIB T先进封装,而非台积电CoWoS,主因是CoWoS产能紧缺及芯片尺寸超9.7倍光罩、CoWoS成本过高。 EMIB T通过仅在芯片连接处嵌入微型硅桥,大幅降低硅用量与成本,支持更大封装;但分析师郭明錤警告,从90%技术验证良率提升至98%量产标准,难度远超从0到90%。
研究答案

Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's C. Article summary: Google's EMIB-T bet is a vote of confidence in Intel's packaging at a moment when CoWoS capacity is strangled, and for very large die sizes (~10x reticle) EMIB-T offers genuine cost and scaling advantages. But Intel face. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
谷歌决定在其下一代TPU(代号Humufish,原TPU v8e)上使用英特尔的EMIB-T先进封装,而非台积电目前主流的CoWoS,是AI芯片供应链中最具标志性的转折之一。这不仅是对英特尔封装技术的信任投票,更是一场高风险的赌局——如果英特尔能攻克良率爬坡的难关,整个半导体封装市场格局可能就此改写。但有一个巨大的讽刺:英特尔自己即将推出的旗舰处理器Diamond Rapids,据说不会再使用EMIB。
谷歌选择转单的原因很直接:台积电的CoWoS产能根本不够用。AI需求的爆发式增长让CoWoS产能极度紧张,而英特尔的EMIB是目前唯一能在规模上替代CoWoS、用于AI加速器的可靠选择。EMIB-T被描述为“比CoWoS 2.5D方案更灵活、更易扩展、成本更低”
。
具体到Humufish,谷歌自研计算核心芯片,联发科负责后端设计,预计2027年下半年推出。Aletheia Capital估计,Humufish的芯片面积达到9–10倍光罩尺寸,基板约13,700 mm²(16倍光罩),对CoWoS来说太大且太贵——EMIB-T成为默认封装方案,CoPoS仅作为备选
。
简而言之,谷歌需要一种能够支撑超大封装的方案,而CoWoS在经济上已力不从心。EMIB-T正是答案。
EMIB-T与CoWoS的架构差异是根本性的。CoWoS将所有芯片安装在一块巨大的硅中介层上,封装越大,中介层边缘浪费的硅就越多。而EMIB恰恰相反,它只在芯片需要连接的位置嵌入微型硅桥,其余部分使用便宜的有机基板
。
有人把这种差别比作覆盖全城的高速公路网(CoWoS)与只在河上架一座桥(EMIB)。对于Humufish约10倍光罩的芯片尺寸,这一成本和扩展优势是决定性的。
据《The Information》援引四位知情人士消息,谷歌已向英特尔下达2028年超300万颗TPU订单。行业分析认为,这主要是先进封装层面的合作,因为英特尔自身的制程节点在尖端逻辑芯片上还无法与台积电竞争
。
但这一产量目标将直接撞上制造现实:英特尔EMIB-T在Humufish项目上的技术验证良率目前仅约90%。分析师郭明錤指出,考虑到英特尔EMIB的量产历史,这算是一个积极信号,但基准是FCBGA组装良率,而行业FCBGA良率普遍在98%以上
。郭明錤明确警告:从90%爬升到98%,“难度可能远大于从0做到90%”
。
作为参照,台积电2026年5.5倍光罩CoWoS的目标量产良率是98%——一个高得多的基准。良率差距意味着英特尔必须解决极其困难的制造爬坡问题,才能让300万颗的出货量在经济上可行。对于单价数百甚至数千美元的AI加速器而言,每损失一个百分点的良率,都直接对应数千万美元的营收损失。
英特尔正在马来西亚建设“鹈鹕计划”先进封装园区,预计2026年投产。即便如此,在全新的技术变体(EMIB-T)上为单一客户实现数百万颗的高良率量产,对英特尔的代工封装业务来说将史无前例。
谷歌押注EMIB-T这件事最尴尬的一点在于:英特尔即将推出的Diamond Rapids至强处理器将不再使用EMIB。 据SemiAnalysis在LinkedIn上发布的信息,“英特尔在Diamond Rapids上放弃EMIB转向UCIe……Diamond Rapids可能使用UCIe over substrate进行长距离芯片间互联”。英特尔已在ISSCC上展示了基于UCIe的芯片间链路
。
这就形成了一个尖锐的反差:英特尔一面将EMIB-T作为主打封装技术卖给谷歌,一面却在自家旗舰服务器芯片上放弃它。 理由可能是,对于相对一体化的CPU芯粒而言,标准有机基板上的UCIe能以更低的成本和复杂度提供足够的带宽——但这事放在一起看,实在有点说不过去。
正如SemiAnalysis所言:“英特尔‘最好的’封装技术——对所有人开放,但不包括英特尔自己”。
注:Diamond Rapids的设计细节来自行业分析师报告和SemiAnalysis的LinkedIn帖子,并非英特尔官方确认。
谷歌选择EMIB-T,是对英特尔封装技术的一记重注。在CoWoS产能卡脖子、超大芯片尺寸(~10倍光罩)经济性不佳的当下,EMIB-T确实具备成本和扩展优势。但英特尔面临的是从90%到98%的陡峭良率爬坡,以及从未在此规模下验证过的数百万颗量产能力。而Diamond Rapids弃用EMIB的矛盾事实,更凸显出英特尔对外推销的技术,可能连自己最高出货量的产品都不愿采用。
Studio Global AI
此页面包含一个有来源支持的答案,您可以在 Studio Global 内继续。
谷歌下一代TPU Humufish(原TPU v8e)将采用英特尔EMIB T先进封装,而非台积电CoWoS,主因是CoWoS产能紧缺及芯片尺寸超9.7倍光罩、CoWoS成本过高。
谷歌下一代TPU Humufish(原TPU v8e)将采用英特尔EMIB T先进封装,而非台积电CoWoS,主因是CoWoS产能紧缺及芯片尺寸超9.7倍光罩、CoWoS成本过高。 EMIB T通过仅在芯片连接处嵌入微型硅桥,大幅降低硅用量与成本,支持更大封装;但分析师郭明錤警告,从90%技术验证良率提升至98%量产标准,难度远超从0到90%。
最尴尬的反差:英特尔一边向谷歌推销EMIB T,一边被曝其下一代旗舰服务器芯片Diamond Rapids将弃用EMIB,转向UCIe互联标准。