谷歌TPUv8e“人鱼”转投英特尔EMIB-T：CoWoS产能危机如何重塑AI芯片封装格局

这本质上是一个供应多元化策略，而非彻底“叛逃”。据传，专注训练场景的TPU 8t仍会保留台积电的CoWoS-S封装。在2027至2028年间，英特尔预计将承接谷歌约600万片TPU总出货量的一半左右。此举对英特尔代工服务也是一次重大胜利，标志着其先进封装技术已获得顶级云厂商的认可。与此同时，英伟达也在评估英特尔18A工艺和EMIB封装用于下一代GPU的可能性。

EMIB-T vs CoWoS：技术上的“田忌赛马”

标准的EMIB技术已在英特尔自家的FPGA和Sapphire Rapids至强处理器上应用多年，但缺乏高功率AI加速器所需的供电能力和光罩尺寸扩展能力。EMIB-T通过在嵌入式桥接芯片中直接添加硅通孔技术来解决这一问题，实现了垂直供电和对HBM4显存的支持。其核心架构优势包括：

• 无需大型硅中介层：EMIB只在芯片需要互联的地方嵌入微小的桥接芯片，从而降低了材料成本并简化了结构。
• 更好的热膨胀匹配：由于避免了在封装中铺满大面积硅，不同材料间的热膨胀系数不匹配问题得以缓解。
• 更大的光罩扩展能力：EMIB-T可以突破CoWoS-S约3.3倍光罩尺寸的限制。伯恩斯坦分析师认为EMIB-T支持的封装尺寸大于当前任何CoWoS方案。英特尔表示，其EMIB技术在2024年就支持了6倍光罩尺寸，目标是在2026年达到8倍，2028年达到12倍。
• 理论良率更高：因为桥接芯片很小且位置精确，即使一个桥接有缺陷，也不会导致整个庞大的硅中介层（像CoWoS那样）报废，从而提升了良率。
• 产能唾手可得：英特尔的EMIB产线远未饱和，而台积电的CoWoS产能在2027年前都已被预购一空。

代价是什么？在极限带宽密度和与HBM的物理距离上，CoWoS依然是行业标杆，尤其是在超高端AI设计中。EMIB-T正在缩小差距，但尚未在顶尖性能上超越CoWoS。

规模、良率与残酷的“8个百分点”差距

据The Information报道并经摩根士丹利证实，这笔交易涉及谷歌为2028年产量预订了超过300万片TPU的封装产能。这对英特尔来说是个巨大挑战：必须将一项从未在如此大规模下为外部客户部署过的技术，成功实现量产。

良率是核心矛盾。 知名分析师郭明錤最早指出，英特尔EMIB-T封装在Humufish TPU的技术验证阶段已实现约90%的良率。然而，量产标准通常要求达到约98%，这意味着中间仍有8个百分点的致命差距。作为参考，台积电在2026年推出的5.5倍光罩尺寸CoWoS封装，其良率目标就是从98%起步的。90%的良率意味着每10个组装好的模块就有1个报废；而98%的良率则降至每50个中才有1个。

此外，英特尔还面临以下挑战：

• 执行风险：英特尔公司副总裁John Pitzer曾承认，早期对2025年封装业务增长的预期“过于乐观”。英特尔甚至正将部分EMIB生产外包给韩国Amkor的工厂。
• 时间窗口：Humufish TPU预计在2026年底左右完成流片，首批生产样品在2027年下半年。
• 规模扩张：英特尔18A节点产能预计在2028年翻倍，而爱尔兰的Intel 3工厂产能同期增长80%。

最讽刺的矛盾：自家的“钻石激流”为何放弃EMIB

这个故事最引人注目之处在于：英特尔正在用EMIB技术赢得谷歌这个大客户，但同时却打算在自己最旗舰的至强处理器上放弃它。 英特尔的下一代服务器CPU——Diamond Rapids（192核心，预计2026-2027年发布），将很可能采用一种更简单、基于标准有机基板的UCIe裸片间互联，而不是EMIB。在ISSCC国际固态电路大会上，英特尔演示了基于标准有机基板的UCIe-S链路，其数据传输速率是可比3nm设计的3倍，带宽密度是其2.8倍。

这意味着：

• Sapphire Rapids（2023年）和Granite Rapids使用了EMIB来拼接计算芯片。
• Diamond Rapids预计将采用更简单、成本更低的UCIe-over-substrate方案，以规避EMIB的复杂性和高昂成本。
• 但英特尔现在却要将同样的EMIB技术作为高端的CoWoS替代品，卖给谷歌。

这种矛盾突显了EMIB的价值主张对不同应用场景的“差别待遇”：对于谷歌的大型AI加速器，它解决了产能短缺问题，并提供了一种经济高效的大型封装方案；而对于英特尔自己的至强CPU，有机基板信号传输技术（通过UCIe）的进步，已使嵌入式桥接方案显得多余且成本过高。