IBM 发布全球首个亚 1 纳米芯片技术：0.7nm NanoStack 架构详解

2026 年 6 月 25 日，IBM 宣布了一项重大半导体突破：全球首个亚 1 纳米（nm）芯片技术——基于名为“NanoStack”的全新晶体管架构，在 0.7 nm（7 埃）节点上实现。这标志着芯片行业在突破传统物理缩放极限的道路上迈出了关键一步，但同时也伴随着关于量产时间和商业准备的重要提示。

核心规格

制程节点：0.7 nm（7 埃 / 7A）——这使其成为首个公开披露的亚 1 纳米半导体技术 。

晶体管密度：近 1000 亿个晶体管集成在约指甲盖大小的芯片上。这一密度大约是 IBM 于 2021 年推出的 2nm 节点的两倍 。

预估性能和能效提升： 与 2nm 架构相比，IBM 声称新设计可提供高达 50% 的性能提升或高达 70% 的能效提升。这些是研究阶段的预估数据，并非来自商业产品的实际测量 。

SRAM 缩放：40% 的提升体现在片上存储器密度上。IBM 称这是十多年来业界在片上存储器方面取得的最大进步。相关成果已在 2026 年 VLSI 技术与系统研讨会上发表 。

架构：NanoStack 的工作原理

NanoStack 是一种 3D 垂直晶体管架构。它没有继续在平面上缩小晶体管（FinFET 和传统纳米片设计所采用的方法），而是通过晶圆键合技术在 3D 空间中垂直堆叠晶体管 。

该架构本质上是一种互补型 FET（CFET）。具体而言，它将 N 型和 P 型晶体管上下堆叠，而非并排放置，从而显著节省芯片面积，并缩短电信号在它们之间传输的距离 。IBM 将 NanoStack 描述为一种用于布置晶体管的“通用框架”。该公司已展示了 0.7nm 节点的功能性原型芯片——这是首次公开展示功能正常的亚 1 纳米 CMOS 逻辑芯片 。

商业化与商业模式

IBM 明确表示，该技术仍处于研究阶段。公司预计其合作伙伴将在大约五年内实现商业生产 。IBM 自身不运营芯片制造工厂。它将把 NanoStack 设计授权给制造合作伙伴和代工厂，这与该公司以往将半导体突破商业化的模式一致 。该公司还规划了通往 0.1 nm（1 埃）节点的长期路线图 。

行业地位与 AI 影响

IBM 将 0.7nm 节点定位为首个公开披露的亚 1 纳米技术，标志着芯片行业进入所谓的“埃米时代”。据 IBM 估计，基于 7A 芯片构建的 AI 加速器理论上可达到约 7,000 TOPS（每秒万亿次运算），而当前领先节点的算力约为 1,500 TOPS——提升约 4.7 倍 。IBM 的这项宣布被广泛视为使其有实力与代工巨头台积电（TSMC）、三星（Samsung）和英特尔（Intel）在争夺埃米级节点的竞争中一争高下 。

关键提示

所有性能和能效数据均为 IBM 基于其研究阶段的工艺所做的推算，并非来自已出货的产品。公司提出的五年商业化时间表以及其对授权合作伙伴的依赖是关键制约因素。正如 IBM 全球半导体研发副总裁 Huiming Bu 在发布会上所说：“NanoStack 不只是一项创新。它是一个器件平台，能够支持未来十年的持续微缩。我们正在让它为量产做好准备。”