量子计算要走向商业化，绝不只是把物理量子比特的数量堆高。系统还必须压低误差、解决低温环境中的布线和控制问题，并在真实任务上拿出足以让客户付费的经济价值。

IBM与英特尔正从不同方向推进这一目标：IBM一边用近期可部署的误差缓解手段延长噪声量子处理器的可用范围，一边重构超导芯片所需的低温基础设施；英特尔则押注硅自旋量子比特，并将量子处理器定位为CPU、GPU身边的专用加速器。

IBM的“时空PEC”：能识别的错误先剔除，其余再统计补偿

IBM提出的时空概率误差抵消（spacetime probabilistic error cancellation，简称时空PEC），并不宣称能完整纠正所有量子错误，而是把两种误差处理方式组合起来。

第一步是基于时空码的错误检测层：它通过辅助量子比特及分布在电路量子比特和时间步骤上的校验，识别带有可检测故障的运行结果。这些不符合校验的结果会被标记，并通过后选择直接舍弃。随后，IBM再使用概率误差抵消（PEC），对未被检测到的残余误差进行统计估计和抵消。PEC的做法是采样经过不同修改的电路版本，再以加权方式汇总输出结果。

这一区别很关键：它属于误差缓解，而不是可实现容错运行的量子纠错。它能改善从噪声处理器得到的结果估计，却不会把当今不稳定的物理量子比特变成可无限可靠运行的逻辑量子比特。

63倍到底意味着什么？

研究团队在IBM的超导量子处理器ibm_aachen上测试了这一组合方法，任务是模拟横场伊辛模型。预印本称，该方案在六个Trotter步骤内恢复了处于统计不确定性范围内的平均磁化强度；与不采用后选择的PEC相比，推断采样开销最多降低63倍。

这个数字有意义，但适用范围也很明确：它衡量的是该实验中估算出的采样成本差异，并不代表总运行时间缩短63倍，更不是通用量子计算性能提升63倍。后选择本身会舍弃一部分测量结果；而PEC能否有效，也取决于是否足够准确地刻画噪声。更重要的是，这一成果仍是arXiv预印本，不是已经过同行评审、覆盖广泛任务的容错量子计算演示。

从工程角度看，这条路径的价值在于：能看出来的故障先过滤掉，把高成本的误差缓解留给剩余错误。它或许能扩大噪声设备可执行任务的范围，但并不能替代未来仍必需的主动纠错和逻辑量子比特。

IBM为何要重做“量子冰箱”

对超导量子处理器而言，制冷并不是单纯的配套设施，而是决定能否扩展的系统设计约束。每个量子比特都需要控制和读出连接；随着处理器数量增加，传统低温设备内的布线密度和互连难度会迅速上升。

IBM已将两个箱式低温单元接入同一运行环境，温度达到15毫开尔文以下；两个模块之间通过带热屏蔽的通道传递量子布线。每个单元采用成熟的稀释制冷技术，但箱式结构可让模块并排摆放，为布线和芯片间连接腾出更多空间。IBM表示，单个模块的真空腔体可提供最高为其广泛使用量子系统12倍的布线空间。

其商业意义在于架构选择：IBM不只依赖在一台受限的制冷机中塞进更大的单颗处理器，而是计划用较短、受保护的互连将多个处理器连接起来。这样一来，增加计算容量可能更容易，也有望降低长距离外接布线带来的布线复杂度。

Nighthawk、1000个可编程量子比特与Starling

IBM计划下一步在模块化系统中安装Nighthawk处理器，以继续验证该架构。其路线图提出，到2027年在互连处理器之间实现至少1000个可编程量子比特；计划中的容错系统IBM Quantum Starling则瞄准2029年。1718

这些都属于路线图目标，而不是已经交付的能力。但它们反映出IBM将误差处理、模块化硬件、芯片互连、布线与低温运行视为同一个扩展问题，而非彼此孤立的研发项目。

英特尔的不同押注：硅量子比特与混合计算栈

英特尔首席执行官陈立武（Lip-Bu Tan）将量子处理器视为第三类计算硬件：在特定应用中，它将与CPU和GPU并行协作。在这一模式下，传统处理器和加速器负责调度与常规计算，量子处理器只处理量子算法确有显著优势的部分任务。5

这比“量子计算机取代传统计算机”的叙事更受约束，但也可能更现实。一个真正有用的量子工作流，必须相对于持续进步的高性能计算和AI系统，证明其额外硬件、软件和运维复杂度是值得的。

Tunnel Falls：面向研究的硅自旋平台

英特尔的Tunnel Falls是一款12量子比特硅自旋量子处理器，已向研究社区开放。它的作用是帮助研究人员探索量子比特操作、表征、制造与规模化，并验证能否借鉴半导体制造的方法与工艺纪律。英特尔将其描述为通向全栈商用量子系统的一步，而不是一款已上市的商业产品。

硅自旋量子比特的战略吸引力在于可制造性：如果技术成熟，理论上可借助传统半导体生产中积累的工艺能力。不过，Tunnel Falls目前仍是研究规模设备；要达到容错计算所需的规模，这种潜力仍有待证明。

Horse Ridge II：把控制电子设备拉近量子比特

英特尔还要解决量子系统的控制难题。Horse Ridge II是其低温量子控制芯片项目，目的在于加强量子比特与负责操控、读出它们的经典电子设备之间的集成。英特尔把低温控制视为量子系统研发的关键环节；相关报道显示，Horse Ridge II约在4开尔文环境下工作。

将部分控制功能移入更接近低温环境的位置，旨在减少系统对大量室温布线的依赖——而这类布线在系统扩大后可能成为瓶颈。Tunnel Falls与Horse Ridge II共同显示，英特尔同时在推进量子比特技术和围绕它的经典控制栈。

赛道拥挤，但市场尚未被证明

业内时间表正集中在本世纪20年代末。微软表示，Majorana 2项目支持其在2029年前实现具有商业实用价值量子机器的目标；微软称，该系统新量子比特的平均寿命约为20秒。需要注意的是，这些是公司公布的里程碑和目标，并不等于已经存在商用部署的容错量子计算机。29

亚马逊高管彼得·德桑蒂斯（Peter DeSantis）的预期更谨慎：首批具有商业实用价值的小型量子计算机，可能还要5至7年才会出现。6 按这一说法，时间窗口将落在2030年代初，也突出了硬件里程碑与可重复创造商业价值之间的差异。

英特尔对纠错、应用以及“谁愿意付费”的强调，点出了量子商业化最核心的缺口。更多量子比特、更好的低温系统、更低的误差缓解开销都不可或缺，但没有任何一项单独证明市场存在。最终的检验标准将是：CPU、GPU与量子处理器组成的混合工作流，能否在某个客户问题上交付经验证的经济优势，并且比经典系统更有效。

眼下，IBM的时空PEC与模块化低温架构，以及英特尔的硅自旋和控制硬件工作，都是重要的工程进展。更准确的理解是：它们正在让实用量子计算成为可能，但尚不足以证明广泛可行的量子计算时代已经到来。

量子计算要走向商业化，绝不只是把物理量子比特的数量堆高。系统还必须压低误差、解决低温环境中的布线和控制问题，并在真实任务上拿出足以让客户付费的经济价值。

IBM与英特尔正从不同方向推进这一目标：IBM一边用近期可部署的误差缓解手段延长噪声量子处理器的可用范围，一边重构超导芯片所需的低温基础设施；英特尔则押注硅自旋量子比特，并将量子处理器定位为CPU、GPU身边的专用加速器。

IBM的“时空PEC”：能识别的错误先剔除，其余再统计补偿

IBM提出的时空概率误差抵消（spacetime probabilistic error cancellation，简称时空PEC），并不宣称能完整纠正所有量子错误，而是把两种误差处理方式组合起来。

第一步是基于时空码的错误检测层：它通过辅助量子比特及分布在电路量子比特和时间步骤上的校验，识别带有可检测故障的运行结果。这些不符合校验的结果会被标记，并通过后选择直接舍弃。随后，IBM再使用概率误差抵消（PEC），对未被检测到的残余误差进行统计估计和抵消。PEC的做法是采样经过不同修改的电路版本，再以加权方式汇总输出结果。

这一区别很关键：它属于误差缓解，而不是可实现容错运行的量子纠错。它能改善从噪声处理器得到的结果估计，却不会把当今不稳定的物理量子比特变成可无限可靠运行的逻辑量子比特。

63倍到底意味着什么？

研究团队在IBM的超导量子处理器ibm_aachen上测试了这一组合方法，任务是模拟横场伊辛模型。预印本称，该方案在六个Trotter步骤内恢复了处于统计不确定性范围内的平均磁化强度；与不采用后选择的PEC相比，推断采样开销最多降低63倍。

这个数字有意义，但适用范围也很明确：它衡量的是该实验中估算出的采样成本差异，并不代表总运行时间缩短63倍，更不是通用量子计算性能提升63倍。后选择本身会舍弃一部分测量结果；而PEC能否有效，也取决于是否足够准确地刻画噪声。更重要的是，这一成果仍是arXiv预印本，不是已经过同行评审、覆盖广泛任务的容错量子计算演示。

从工程角度看，这条路径的价值在于：能看出来的故障先过滤掉，把高成本的误差缓解留给剩余错误。它或许能扩大噪声设备可执行任务的范围，但并不能替代未来仍必需的主动纠错和逻辑量子比特。

IBM为何要重做“量子冰箱”

对超导量子处理器而言，制冷并不是单纯的配套设施，而是决定能否扩展的系统设计约束。每个量子比特都需要控制和读出连接；随着处理器数量增加，传统低温设备内的布线密度和互连难度会迅速上升。

IBM已将两个箱式低温单元接入同一运行环境，温度达到15毫开尔文以下；两个模块之间通过带热屏蔽的通道传递量子布线。每个单元采用成熟的稀释制冷技术，但箱式结构可让模块并排摆放，为布线和芯片间连接腾出更多空间。IBM表示，单个模块的真空腔体可提供最高为其广泛使用量子系统12倍的布线空间。

其商业意义在于架构选择：IBM不只依赖在一台受限的制冷机中塞进更大的单颗处理器，而是计划用较短、受保护的互连将多个处理器连接起来。这样一来，增加计算容量可能更容易，也有望降低长距离外接布线带来的布线复杂度。

Nighthawk、1000个可编程量子比特与Starling

IBM计划下一步在模块化系统中安装Nighthawk处理器，以继续验证该架构。其路线图提出，到2027年在互连处理器之间实现至少1000个可编程量子比特；计划中的容错系统IBM Quantum Starling则瞄准2029年。1718

这些都属于路线图目标，而不是已经交付的能力。但它们反映出IBM将误差处理、模块化硬件、芯片互连、布线与低温运行视为同一个扩展问题，而非彼此孤立的研发项目。

英特尔的不同押注：硅量子比特与混合计算栈

英特尔首席执行官陈立武（Lip-Bu Tan）将量子处理器视为第三类计算硬件：在特定应用中，它将与CPU和GPU并行协作。在这一模式下，传统处理器和加速器负责调度与常规计算，量子处理器只处理量子算法确有显著优势的部分任务。5

这比“量子计算机取代传统计算机”的叙事更受约束，但也可能更现实。一个真正有用的量子工作流，必须相对于持续进步的高性能计算和AI系统，证明其额外硬件、软件和运维复杂度是值得的。

Tunnel Falls：面向研究的硅自旋平台

英特尔的Tunnel Falls是一款12量子比特硅自旋量子处理器，已向研究社区开放。它的作用是帮助研究人员探索量子比特操作、表征、制造与规模化，并验证能否借鉴半导体制造的方法与工艺纪律。英特尔将其描述为通向全栈商用量子系统的一步，而不是一款已上市的商业产品。

硅自旋量子比特的战略吸引力在于可制造性：如果技术成熟，理论上可借助传统半导体生产中积累的工艺能力。不过，Tunnel Falls目前仍是研究规模设备；要达到容错计算所需的规模，这种潜力仍有待证明。

Horse Ridge II：把控制电子设备拉近量子比特

英特尔还要解决量子系统的控制难题。Horse Ridge II是其低温量子控制芯片项目，目的在于加强量子比特与负责操控、读出它们的经典电子设备之间的集成。英特尔把低温控制视为量子系统研发的关键环节；相关报道显示，Horse Ridge II约在4开尔文环境下工作。

将部分控制功能移入更接近低温环境的位置，旨在减少系统对大量室温布线的依赖——而这类布线在系统扩大后可能成为瓶颈。Tunnel Falls与Horse Ridge II共同显示，英特尔同时在推进量子比特技术和围绕它的经典控制栈。

赛道拥挤，但市场尚未被证明

业内时间表正集中在本世纪20年代末。微软表示，Majorana 2项目支持其在2029年前实现具有商业实用价值量子机器的目标；微软称，该系统新量子比特的平均寿命约为20秒。需要注意的是，这些是公司公布的里程碑和目标，并不等于已经存在商用部署的容错量子计算机。29

亚马逊高管彼得·德桑蒂斯（Peter DeSantis）的预期更谨慎：首批具有商业实用价值的小型量子计算机，可能还要5至7年才会出现。6 按这一说法，时间窗口将落在2030年代初，也突出了硬件里程碑与可重复创造商业价值之间的差异。

英特尔对纠错、应用以及“谁愿意付费”的强调，点出了量子商业化最核心的缺口。更多量子比特、更好的低温系统、更低的误差缓解开销都不可或缺，但没有任何一项单独证明市场存在。最终的检验标准将是：CPU、GPU与量子处理器组成的混合工作流，能否在某个客户问题上交付经验证的经济优势，并且比经典系统更有效。

眼下，IBM的时空PEC与模块化低温架构，以及英特尔的硅自旋和控制硬件工作，都是重要的工程进展。更准确的理解是：它们正在让实用量子计算成为可能，但尚不足以证明广泛可行的量子计算时代已经到来。