华为提出的 Tau（τ）缩放定律，并不是宣称晶体管微缩不再重要，而是试图把芯片性能优化的重心从“尺寸”进一步转到“时间”：信号和数据在电路、芯片与系统里传输得更快，计算性能、能效和集成密度也可能继续提升。

这一思路对华为具有明显的战略意义。在获取最先进光刻设备和制程能力受限的背景下，华为希望从芯片架构、互连方式和系统级集成中寻找增益，而非完全依赖最前沿制程节点。718

Tau 定律与摩尔定律有什么不同？

传统芯片缩放主要依靠缩小制造特征尺寸：在相同面积内放入更多晶体管。华为认为，当晶体管尺寸已逼近原子尺度时，互连线延迟与数据搬运时间会成为越来越突出的瓶颈。

因此，Tau 定律提出以“时间缩放”补充甚至替代单纯的“几何缩放”——在器件、电路、芯片和系统多个层级，持续减少信号传播延迟和任务执行时间。718

换句话说，华为并非否认更小晶体管的价值；它的核心主张更有限也更务实：通过更好的逻辑组织、布线设计和系统集成，同样可以改善性能、能效和密度，从而降低对最尖端光刻节点的绝对依赖。717

LogicFolding：把经常通信的逻辑单元拉近

与 Tau 定律相配套的，是华为提出的 LogicFolding 架构。根据华为的发布信息及相关报道，该方案尝试以三维方式组织逻辑模块，让频繁通信的模块在物理位置上更接近。

这样做的目的，是缩短原本较长的横向布线，减少关键路径上的信号传输延迟。479

华为公布的路线图包括：2026 年推出双层芯片，2031 年前后向三层设计推进。公司及相关报道将这一目标与约 55% 的晶体管密度提升、以及“1.4nm 等效”密度联系在一起。345

这里最需要注意的是“等效”二字。它指的是借助三维架构和先进集成实现的密度效果，并不表示华为已经能够用真实 1.4nm 光刻制程制造晶体管；同时，这也是面向 2031 年的规划目标，而非当前已经获得独立验证的量产能力。513

有哪些实施证据？

2026 年 5 月，华为在上海举行的 IEEE 国际电路与系统研讨会（ISCAS）上公开介绍 Tau 定律和 LogicFolding。华为表示，该原则旨在压缩信号传播延迟，并逐步提高晶体管密度。7

公司还称，过去六年间已基于这一更广义的方法设计并量产 381 款芯片。这至少说明 Tau 定律并非只停留在概念层面；不过，现有公开资料并没有提供独立的芯片清单、良率数据，或能将 Tau 方法效果单独剥离出来验证的每瓦性能对比。12

在产品落地上，公开报道提到华为计划在 2026 年推出首款采用双层 LogicFolding 的芯片，后续路线图还将这一思路延伸至未来的 Ascend 昇腾 AI 加速器。这些都是值得关注的实施信号，但在完整的最终产品测试数据出现前，仍应视为企业发布与产品规划。4519

真正的考验在制造，而不只是架构命名

三维集成在理论上能缩短通信距离，但并不会自动解决制造难题。独立报道指出，散热、EDA（电子设计自动化）工具和量产良率都是关键挑战。25

此外，垂直互连的可靠性、测试能力、缺陷修复、封装成本和长期稳定性，也都会影响技术能否成为可持续的商业方案。

因此，判断 LogicFolding 是否成功，不能只看“等效节点”的标签。更有说服力的验证应来自实际产品中的独立数据，例如：

• 真实工作负载下更高的每瓦性能；
• 可重复的高量产良率；
• 可控的温度与长期可靠性；
• 在可获得的本土制造和封装能力下，具备竞争力的整体成本。

这项路线对华为意味着什么？

Tau 定律契合华为在先进光刻工具受限条件下继续推进芯片能力的战略。路透社将其描述为一条不同于持续缩小晶体管的替代性发展路径。1718

华为创始人任正非也将这一框架视为公司突破限制、维持发展的关键路径。这反映出 Tau 定律在华为内部的战略分量，但不等于它的技术优势已经在大规模市场中得到独立证实。21

另一方面，Mate 80 系列被报道在 2026 年 7 月下旬累计销量超过 800 万台，显示华为高端终端生态仍存在较强市场需求。不过，这些数字来自市场跟踪和分析信息，并非经审计的公司披露；它们本身也不能证明 Tau 定律已经带来明确的技术效果。

归根结底，Tau 定律的方向并不难理解：当数据搬运和互连延迟成为计算进步的限制因素时，在多个系统层级减少延迟确实有现实价值。真正悬而未决的问题是，LogicFolding 能否把这套理念转化为兼具良率、可靠性与成本竞争力的量产优势，并与头部晶圆代工厂的先进制程形成有效竞争。

华为提出的 Tau（τ）缩放定律，并不是宣称晶体管微缩不再重要，而是试图把芯片性能优化的重心从“尺寸”进一步转到“时间”：信号和数据在电路、芯片与系统里传输得更快，计算性能、能效和集成密度也可能继续提升。

这一思路对华为具有明显的战略意义。在获取最先进光刻设备和制程能力受限的背景下，华为希望从芯片架构、互连方式和系统级集成中寻找增益，而非完全依赖最前沿制程节点。718

Tau 定律与摩尔定律有什么不同？

传统芯片缩放主要依靠缩小制造特征尺寸：在相同面积内放入更多晶体管。华为认为，当晶体管尺寸已逼近原子尺度时，互连线延迟与数据搬运时间会成为越来越突出的瓶颈。

因此，Tau 定律提出以“时间缩放”补充甚至替代单纯的“几何缩放”——在器件、电路、芯片和系统多个层级，持续减少信号传播延迟和任务执行时间。718

换句话说，华为并非否认更小晶体管的价值；它的核心主张更有限也更务实：通过更好的逻辑组织、布线设计和系统集成，同样可以改善性能、能效和密度，从而降低对最尖端光刻节点的绝对依赖。717

LogicFolding：把经常通信的逻辑单元拉近

与 Tau 定律相配套的，是华为提出的 LogicFolding 架构。根据华为的发布信息及相关报道，该方案尝试以三维方式组织逻辑模块，让频繁通信的模块在物理位置上更接近。

这样做的目的，是缩短原本较长的横向布线，减少关键路径上的信号传输延迟。479

华为公布的路线图包括：2026 年推出双层芯片，2031 年前后向三层设计推进。公司及相关报道将这一目标与约 55% 的晶体管密度提升、以及“1.4nm 等效”密度联系在一起。345

这里最需要注意的是“等效”二字。它指的是借助三维架构和先进集成实现的密度效果，并不表示华为已经能够用真实 1.4nm 光刻制程制造晶体管；同时，这也是面向 2031 年的规划目标，而非当前已经获得独立验证的量产能力。513

有哪些实施证据？

2026 年 5 月，华为在上海举行的 IEEE 国际电路与系统研讨会（ISCAS）上公开介绍 Tau 定律和 LogicFolding。华为表示，该原则旨在压缩信号传播延迟，并逐步提高晶体管密度。7

公司还称，过去六年间已基于这一更广义的方法设计并量产 381 款芯片。这至少说明 Tau 定律并非只停留在概念层面；不过，现有公开资料并没有提供独立的芯片清单、良率数据，或能将 Tau 方法效果单独剥离出来验证的每瓦性能对比。12

在产品落地上，公开报道提到华为计划在 2026 年推出首款采用双层 LogicFolding 的芯片，后续路线图还将这一思路延伸至未来的 Ascend 昇腾 AI 加速器。这些都是值得关注的实施信号，但在完整的最终产品测试数据出现前，仍应视为企业发布与产品规划。4519

真正的考验在制造，而不只是架构命名

三维集成在理论上能缩短通信距离，但并不会自动解决制造难题。独立报道指出，散热、EDA（电子设计自动化）工具和量产良率都是关键挑战。25

此外，垂直互连的可靠性、测试能力、缺陷修复、封装成本和长期稳定性，也都会影响技术能否成为可持续的商业方案。

因此，判断 LogicFolding 是否成功，不能只看“等效节点”的标签。更有说服力的验证应来自实际产品中的独立数据，例如：

• 真实工作负载下更高的每瓦性能；
• 可重复的高量产良率；
• 可控的温度与长期可靠性；
• 在可获得的本土制造和封装能力下，具备竞争力的整体成本。

这项路线对华为意味着什么？

Tau 定律契合华为在先进光刻工具受限条件下继续推进芯片能力的战略。路透社将其描述为一条不同于持续缩小晶体管的替代性发展路径。1718

华为创始人任正非也将这一框架视为公司突破限制、维持发展的关键路径。这反映出 Tau 定律在华为内部的战略分量，但不等于它的技术优势已经在大规模市场中得到独立证实。21

另一方面，Mate 80 系列被报道在 2026 年 7 月下旬累计销量超过 800 万台，显示华为高端终端生态仍存在较强市场需求。不过，这些数字来自市场跟踪和分析信息，并非经审计的公司披露；它们本身也不能证明 Tau 定律已经带来明确的技术效果。

归根结底，Tau 定律的方向并不难理解：当数据搬运和互连延迟成为计算进步的限制因素时，在多个系统层级减少延迟确实有现实价值。真正悬而未决的问题是，LogicFolding 能否把这套理念转化为兼具良率、可靠性与成本竞争力的量产优势，并与头部晶圆代工厂的先进制程形成有效竞争。