DAC 2026：Synopsys、Cadence 与 Siemens EDA 争夺智能体芯片设计平台

DAC 2026 释放出的明确信号是：智能体 AI（Agentic AI）正在从 EDA 中的“辅助功能”，升级为决定平台竞争力的新一层。

Synopsys、Cadence 和 Siemens EDA 展示的已不只是能够生成 RTL、回答文档问题或建议下一步操作的聊天式助手。它们正在构建能够理解工程目标、拆解任务、调用既有 EDA 工具、分析仿真与验证结果，并不断重复执行的长流程智能体。 217

这也改变了行业的核心问题。未来胜出的厂商未必拥有最强的通用大模型，而更可能是能够把智能体可靠接入设计数据库、确定性求解器、验证证据、安全控制和最终签核流程的厂商。

EDA 智能体究竟改变了什么？

传统 EDA 工具通常执行边界清晰的操作，例如综合、仿真、形式验证、布局布线、时序分析和物理签核。智能体 EDA 则在这些工具之上增加了规划、协调和反馈层。

一个典型的智能体闭环大致包括：

1. 理解设计目标或当前故障；
2. 选择相关工具并拆分子任务；
3. 生成或修改 RTL、约束、测试用例或配置；
4. 运行确定性的仿真、形式检查或物理分析；
5. 读取指标、日志、波形或反例；
6. 根据结果提出下一次修改，并持续迭代。

关于智能体物理设计的研究也描述了类似模式：系统先解释自然语言目标，再调用 EDA 工具、分析输出、修改配置或源代码，并依据测得的结果质量不断优化。 1

这与 Copilot 式助手有本质区别。Copilot 主要建议下一步行动；智能体工作流则可以在工程师定义的目标和工具边界内，负责更长的一串任务。

Synopsys：以 AgentEngineer 推进自主等级

Synopsys 用 L1—L5 自主等级来描述其发展路线：从 AI 辅助和引导式自动化，逐步走向更独立的工程工作流，最终覆盖多个设计领域。需要注意的是，L1—L5 是 Synopsys 自己的路线框架，并非行业通用的认证标准。

其实际核心是 AgentEngineer。在 DAC 2026 上，Synopsys 展示了一个能够把验证目标拆解成多个子任务、协调专业化智能体、调用 EDA 工具、检查结果并持续运行的编排系统。Synopsys 与 NVIDIA 将其描述为面向芯片和电子系统设计的全自主、长时间运行工作流。 314

Synopsys 重点展示了自主验证、根因分析和调试闭环。公司公布的演示数据称，验证到有效 RTL 的时间最多可缩短 50 倍，覆盖率提升 20%；但这些数字属于厂商披露结果，并非独立基准测试。 19

另一项与 Microsoft Discovery 开展的 Synopsys 工作流，初步结果显示调试周期减少了 25% 至 40%。这一结果同样应被视为早期评估，而不是适用于所有生产环境的通用基准。 17

从 RTL 延伸到热仿真

Synopsys 也在把智能体理念扩展到数字逻辑之外的复杂物理工作流，包括热仿真。智能体可以协助设置仿真、执行计算、评估结果并调整流程。凭借 Ansys 产品组合，这一战略进一步强化了从“硅片到系统”的定位，不再局限于 RTL 到 GDS 的数字设计流程。 1417

如果同一编排层能够同时处理验证和系统级物理分析，Synopsys 就可以把智能体 EDA 描绘成一套连续的工程环境，而非彼此孤立的 AI 助手集合。这是其主打的广度优势。

Cadence：专业智能体加持久化设计上下文

Cadence 采取了另一条路线。其公开定位围绕由高层 AI“超级智能体”协调的专业智能体层级展开，相关材料中出现了 ChipStack AI Super Agent，以及 AgentStack 或 AuraStack 等名称。由于现有材料对产品命名的交叉印证并不一致，使用 ChipStack AI Super Agent 和 AgentStack 更为稳妥。 218

Cadence 最具辨识度的概念是 Mental Model（心智模型）。按照这一思路，智能体不应只依赖当前提示词，而应维护结构化、面向具体设计的上下文，包括项目约束、历史记录、设计意图和已作出的决策。

这对芯片设计尤其重要。一个局部上看似合理的修改，可能破坏时序预算、封装约束、功耗目标，或者违背更早的架构决定。持久化的设计上下文能够帮助智能体把当前动作放回整个系统中判断。

Cadence 还在强调多物理场加速，希望智能体能够同时考虑电、热、机械和流体效应，让设计决策接受系统级后果的检验，而不仅仅是查看数字逻辑指标。 1718

从战略上看，Cadence 的竞争重点是架构完整性与上下文能力：让智能体把设计理解为一个具有长期记忆、约束相互作用的系统。

Siemens：用自验证建立信任

Siemens EDA 则围绕可信性打造 Fuse EDA AI Agent。其核心机制是自验证闭环：智能体提出的动作必须先经过 Siemens 确定性的、基于物理的工程引擎检查，结果才能继续向前推进。 2

Fuse 采用可扩展的 Model Context Protocol（MCP，模型上下文协议） 架构，为编排层连接不同工具和工程信息提供统一方式，覆盖 RTL、验证、模拟与定制设计、布局布线以及物理签核等领域。 2

这一设计直指自主工程的关键风险：语言模型可能提出听起来合理、但在物理上无效的方案。自验证工作流中，真正具有权威性的判断来自领域工具。如果时序、几何、物理或其他形式化约束否决了某项动作，智能体就能根据这些证据重新规划。

Siemens 还在扩大数字线程的范围。其愿景不仅包括芯片实现，也包括把设计决策与制造规划、供应链排程连接起来。因此，Siemens 的差异化不只是“更自主”，而是让自主行为受到工业证据和后续执行环节的约束。

NVIDIA：正在成为共同的基础设施层

NVIDIA 并不是以传统 EDA 厂商的方式取代三大 incumbents，而是在为新的智能体 EDA 技术栈提供多个基础层，同时也可能成为平台依赖的关键来源。

NVIDIA 向 Synopsys 投资 20 亿美元，并达成多年合作，目标是推进 AI 驱动的工程和加速 EDA 工作负载。 13

其基础设施覆盖多个层面：

• 加速计算： Grace Blackwell 被用于仿真和 AI 推理。Synopsys 表示，NVIDIA NIM 推理微服务让其生成式 AI Copilot 的信息获取速度提升至原来的 2 倍；NVIDIA 则称，在 Fluent 空气动力学仿真案例中，相比 CPU 实现了 34 倍加速。这些都是具体使用案例的结果，并非适用于所有 EDA 任务的统一基准。 1516
• 模型与编排： Synopsys 在 DAC 展示的工作流使用了 NVIDIA Nemotron、NVIDIA Agent Toolkit 和用于智能体执行及治理的 OpenShell 运行时。 314
• 物理加速： NVIDIA 的 CUDA-X 和 PhysicsNeMo 库旨在支持计算密集型、仿真驱动的工程工作流。 2
• CPU 性能： Vera CPU 面向传统 EDA 中仍然重要的计算密集型和顺序型任务。NVIDIA 表示正与 Cadence、Synopsys 合作优化应用；厂商披露的测试数据显示，Cadence Jasper 和 Synopsys VCS 的性能约提升 1.5 倍，但这些数字仍属于厂商报告。 45

由此形成了一场分层竞争：EDA 公司掌握设计数据库、领域工具和签核流程，NVIDIA 则提供计算、模型、编排组件与运行时基础设施。客户可能因此获得更快的工作流，但也必须思考未来工程技术栈有多大程度会依赖某一套共同的软硬件平台。

Kimi K3 实验说明了什么？又没有说明什么？

Kimi K3 的演示为 EDA 巨头的发布提供了一个重要参照。根据项目方材料，Kimi K3 曾连续自主运行 48 小时，使用开源 EDA 工具和 Nangate 45 纳米标准单元库，为一个纳米级模型完成芯片设计、优化和验证。结果显示，该设计面积约 4 平方毫米，并在仿真中以 100 MHz 完成时序闭合。 17

这说明基于大语言模型的智能体已经能够在受限条件下协调一条端到端设计链路，把架构、RTL 生成、优化、验证和时序分析连接到同一个自主流程中。

但它并不意味着商业 EDA 工具或专业芯片设计团队已经过时。该实验采用的是成熟的 45 纳米参考流程，与领先制程相比大约落后两代、约二十年。它没有证明 AI 能够在现代工艺设计套件、先进时序和功耗收敛、模拟设计、可测性设计、IP 集成、可靠性分析、制造约束或量产签核等环节达到同等能力。

实验也暴露出证据方面的问题。现有结果来自项目方自己的技术材料，尚未成为经独立复现的生产级基准。至于该设计性能比当代芯片低 20 至 30 倍的说法，在缺乏更强证据前，不应被当作严格受控的对比结论。

更谨慎的结论是：开源工具已经能够支持一次令人印象深刻的成熟制程演示；但具备竞争力、可制造的先进制程设计，仍高度依赖晶圆厂资料、工艺库、成熟签核流程和专业工程经验。

为什么这给中国 EDA 厂商带来窗口期？

智能体 AI 为中国 EDA 企业提供了一个从“工作流层”竞争的机会，而不只是逐一复制成熟的点工具。这一机会尤其集中在验证、调试、国内部署、先进封装和原生 LLM 工程界面等方向。DAC 相关报道显示，智能体 AI 已开始进入从 RTL 生成、测试平台创建，到仿真、形式验证和调试的多个环节。 17

现有研究中提到的例子包括：

• Xpeedic： 其信号完整性和电源完整性能力，可与智能体驱动的系统、封装和先进封装分析结合，利用物理仿真结果约束智能体决策。
• XEPIC： 公司发布了 XEPIC Intelligent System（X-IS）基础平台，包含智能验证与智能设计系统，以及更高速的仿真方案。 17
• UniVista： 公司介绍的智能体设计平台能够在自主研发的 EDA 架构上，协调 RTL 设计、验证、纠错和优化任务。 17
• Chips Z、Banxin 和 Zhiwei Chuangxin： 这些案例体现了国内自主工具链、专业设计与验证智能体，以及 LLM 原生工程界面的整体趋势。

目前最具说服力的产品模式，是“证据闭环”：先生成一个设计假设或修复方案，再运行仿真或形式验证，分析反例和质量指标，然后把证据反馈给智能体继续迭代。相比让通用模型直接生成一颗芯片、却不经过领域工具检查，这种模式更接近真实工程需求。

“工程师约 60% 的时间用于调试和流程性工作”的说法经常被引用，但应被视为行业估计，而不是适用于所有团队的统一测量结果。 17 真正有吸引力的自动化场景包括重复性问题分流、日志与波形追踪、测试生成、根因定位和回归修复。

EDA 的真正竞争，是谁能提供可信证据

DAC 2026 最重要的信号，并不是自主芯片设计已经被彻底解决，而是主要 EDA 厂商已经把智能体工作流视为延伸平台优势的下一种方式。

Synopsys 强调自主等级路线、AgentEngineer、验证闭环以及从硅片到系统的广度；Cadence 强调专业智能体协作、持久化设计上下文和多物理场推理；Siemens 则强调自验证、基于 MCP 的工具集成以及更宽广的工业数字线程。

三家公司面临的共同挑战是信任。真正有用的 EDA 智能体必须能够说明自己修改了什么、复现整个工作流、保留设计意图，并提供确定性的证据，证明结果满足相关约束。

因此，短期赢家很可能不是语言表达最流畅的模型，而是能够安全运行在客户既有数据、IP、安全、仿真和签核流程中的平台。更关键的是，它必须把每一次自主动作都转化为可审计、可复现的工程证据。