SK海力士据报道正评估将部分HBM4E底芯片交由英特尔代工,但目前并非已确认的量产协议。 推动双供应商策略的原因包括底芯片成本高企、AI客户提前锁定产能,以及HBM4E对逻辑、功耗和封装提出更高要求。 SK海力士已向主要客户提供12层HBM4E样品,单引脚速率最高达16 Gbps,功耗效率较上一代提升超过20%。
研究答案

Create a landscape editorial hero image for this Studio Global article: What is the reported but unconfirmed plan for SK Hynix to outsource production of HBM4E base dies to Intel Foundry, why is SK Hynix consider. Article summary: SK Hynix is reportedly evaluating—not signing—a deal under which Intel Foundry would fabricate some HBM4E logic base dies alongside TSMC. The apparent objective is to lower cost, secure capacity, and reduce reliance on o. Topic tags: general, news, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
据报道,SK海力士正在评估与英特尔代工部门合作,由英特尔制造下一代HBM4E堆叠所使用的部分逻辑底芯片,同时继续与台积电合作。这是一项潜在的“双供应商”安排,而不是已经公开确认的量产协议。SK海力士、英特尔和台积电均未确认最终的供应范围、产量分配或时间表,因此目前更准确的表述是:SK海力士正在把英特尔作为台积电之外的潜在补充供应商进行评估。2
3
4
这项动向的核心,并不只是供应商名单变化。随着AI芯片厂商争相锁定高带宽内存(HBM)产能,HBM堆叠底部的逻辑底芯片正变成成本更高、战略重要性更强的环节。若英特尔能够满足良率、功耗、可靠性和封装兼容性要求,SK海力士就有机会在成本、产能和谈判能力之间取得更大的回旋空间。
HBM并不是单颗平面内存芯片,而是将多层DRAM芯片垂直堆叠在一层逻辑芯片之上。这层位于底部的逻辑芯片通常被称为“底芯片”(base die)。它不主要负责像DRAM层那样存储数据,而是承担内存接口管理、信号传输,以及将整个HBM堆叠连接到周边AI加速器封装等任务。
随着HBM向更宽的连接、更高的传输速度和更低的功耗发展,底芯片的重要性也在上升。SK海力士曾强调,在HBM4的发展中,逻辑底芯片需要改善HBM堆叠与逻辑芯片之间的连接,同时降低功耗。7
从HBM4开始,SK海力士依赖台积电的12纳米级逻辑工艺制造底芯片。行业报道援引的估算显示,这类底芯片的制造成本可能约为核心DRAM芯片的3至4倍。对于定制程度较低、未必需要最先进工艺的产品而言,这一成本差距会带来明显压力,也使寻找另一条制造路线变得更有吸引力。2
4
15
双供应商模式还可以降低对单一晶圆代工厂的依赖。理论上,如果英特尔能够达到SK海力士要求的良率、功耗、可靠性和封装兼容性标准,SK海力士便可以在英特尔和台积电之间分配部分生产。这样既能增强供应链韧性,也可能改善其在产能和价格谈判中的地位。
不过,供应商数量增加并不等于成本必然下降。英特尔需要先完成工艺和产品认证,并证明其能够稳定进行规模化生产。在此之前,所谓“双源供应”仍然只是战略选项,而非已落地的生产安排。
SK海力士已经向主要客户提供12层HBM4E样品。公司表示,该产品单引脚传输速率最高可达16 Gbps,功耗效率较上一代提升超过20%。1
5
这些指标之所以重要,是因为HBM已经成为现代AI系统性能的关键组成部分。更快的内存可以更及时地向AI加速器输送数据,而更高的功耗效率则有助于控制大型AI数据中心的用电和散热负担。但性能越高,整个生产链条就越需要具备稳定、可扩展的产能,不能只关注DRAM层本身。
与此同时,AI基础设施对内存的需求仍在升温。英伟达披露的供应和产能承诺据报道已从1190亿美元增至2790亿美元,内存采购被认为是增长的重要因素。需要注意的是,这一数字涵盖更广泛的供应链与基础设施承诺,并不等于英伟达单独向SK海力士采购了2790亿美元的HBM;但它确实说明了AI厂商为何要提前锁定内存及相关制造能力。
关于英特尔与SK海力士合作的报道容易被过度解读,因为HBM进入AI芯片系统需要经过多个相互关联、但并不相同的环节。
在晶圆上制造逻辑底芯片,是一个环节;将HBM堆叠与GPU或其他AI加速器连接到最终封装中,则是另一个环节。
报道称,SK海力士正在测试基于英特尔EMIB的HBM整合方案,并评估相关材料和零部件。这意味着英特尔理论上可能在供应链的两个层面参与:
这两件事必须分开看。对EMIB封装进行研发或测试,并不能证明英特尔已经获得底芯片制造订单;即使底芯片完成认证,也不代表英特尔会成为最终AI封装的整体供应商。
对英特尔而言,即使只是获得SK海力士一部分有限的底芯片订单,也可能成为英特尔代工业务的重要外部客户案例。HBM是AI硬件中增长较快、技术要求较高的应用场景。如果英特尔能够从评估阶段走向认证,再实现稳定的重复量产,这将为其代工和先进封装业务提供一个具有说服力的验证。
但商业影响取决于实际规模,而不是新闻标题。小批量试产、技术认证和长期量产订单之间存在明显差距。英特尔最终能否借此改善代工业务,关键仍在于良率、成本和交付可靠性是否达到客户要求。
对台积电来说,如果只是分走潜在底芯片项目的一部分,短期收入影响可能有限。更值得关注的是战略层面的变化:一旦英特尔成为可信的替代供应商,台积电在HBM相关逻辑制造领域的独占性可能下降,SK海力士也将拥有更多关于价格和产能的谈判筹码。不过,目前尚未公布具体的产量分配,因此这仍是可能出现的结果,而不是已经发生的事实。2
三星和美光也可能关注这一进展。相关报道显示,两家公司曾评估英特尔封装方案的兼容性,但这并不代表它们已经宣布采用EMIB。英特尔必须先证明EMIB能够在性能、功耗、成本和量产可靠性方面满足客户需求,其他内存厂商才可能进一步扩大采用范围。
潜在的HBM合作并非两家公司首次出现商业交集。2020年,英特尔同意以90亿美元将其NAND内存和存储业务出售给SK海力士,其中包括SSD业务、NAND相关资产以及位于大连的工厂。交易首阶段价值70亿美元,并于2021年12月完成。
此外,也有报道曾将SK海力士列为英特尔俄亥俄州晶圆厂潜在合作伙伴,但SK海力士否认了收购计划。该消息与HBM4E底芯片评估是两件不同的事,不能混为一谈;不过,它们共同说明,市场一直在关注内存厂商与英特尔代工、封装业务之间可能扩大的合作空间。
目前最稳妥的判断是,SK海力士正在把英特尔作为供应链对冲选项,而不是准备完全取代台积电。底芯片成本据报道较高,AI客户正在提前锁定产能,HBM4E又对逻辑、功耗和封装提出了更高要求,这些因素都为引入第二家供应商提供了现实动机。
但第二家供应商只有在量产层面交出成绩,才真正具备价值。英特尔需要证明其方案能够满足良率、功耗特性、可靠性、知识产权整合以及与SK海力士HBM生产流程的兼容性要求。
在SK海力士、英特尔或台积电确认正式生产协议和具体产量分配之前,最准确的结论仍然是:SK海力士正在评估英特尔作为台积电之外的补充伙伴,而不是已经完成供应链替换。
Studio Global AI
此页面包含一个有来源支持的答案,您可以在 Studio Global 内继续。
SK海力士据报道正评估将部分HBM4E底芯片交由英特尔代工,但目前并非已确认的量产协议。
SK海力士据报道正评估将部分HBM4E底芯片交由英特尔代工,但目前并非已确认的量产协议。 推动双供应商策略的原因包括底芯片成本高企、AI客户提前锁定产能,以及HBM4E对逻辑、功耗和封装提出更高要求。
SK海力士已向主要客户提供12层HBM4E样品,单引脚速率最高达16 Gbps,功耗效率较上一代提升超过20%。