黄仁勋在台湾谈到华为 Tau（τ）Scaling Law 时，态度并非简单的否定，而是给出了一个有条件的判断：这对华为来说是一项有意义的技术突破，但目前还不足以威胁台积电。原因在于，华为正在把一种有前景的三维集成思路用于解决芯片行业长期面对的问题，而台积电及其他主要芯片厂商已经围绕类似方向研发多年。6713

这一判断之所以重要，是因为华为的发布有时被解读为其已经实现了2nm、1nm甚至1.4nm制程。现有证据支持的结论要窄得多：华为提出了一条不完全依赖光刻缩小、而是通过架构设计提升有效晶体管密度和信号速度的路径；但这套架构能否在规模化生产中同时达到预期性能、良率、散热效果和经济性，仍需验证。1317

华为的 Tau Scaling Law 想改变什么？

传统的半导体扩展，核心是不断缩小晶体管尺寸和制程节点。华为提出的 Tau Scaling Law 则把关注点转向信号在器件、电路、芯片和系统之间传输所需的时间。希腊字母 τ 在这里代表与传播延迟相关的时间概念。25

华为同时展示的 LogicFolding，是落实这一思路的架构技术。它试图把传统上以平面二维方式排列的电路，重新组织为联系更紧密的垂直结构，让逻辑、模拟和存储功能彼此靠近，从而缩短关键路径，在不必立即进入新晶体管制程的情况下提高有效密度。127

有关黄仁勋言论的报道提到，华为可利用芯粒堆叠和混合键合，在不进一步缩小线宽的情况下增加芯片中的晶体管数量，理论上甚至可能达到两倍、三倍或四倍。不过，这些属于该方案被报道的能力或潜力，并不等同于已经由独立机构验证的量产产品结果。612

为什么黄仁勋称它是华为的突破？

对华为而言，这条路线不仅有技术意义，也有现实的战略价值。如果一种新架构能够从现有制造工艺中提取更高的性能或密度，就可能在先进芯片制造工具受限的情况下，为产品继续演进提供另一种选择。华为表示，到2031年，其高端芯片的晶体管密度有望达到相当于1.4nm制程的水平。417

如果最终实现，这将说明系统架构、互连和封装技术可以在晶体管继续缩小变得更加困难或受限时，发挥重要的补充作用。

但“1.4nm等效”并不等于在真正的1.4nm制程上制造晶体管。华为的目标指的是晶体管密度等效，现有报道也指出，华为尚未提供足够的独立性能数据，以证明未来芯片能够在整体性能、能效、良率或可靠性上达到领先的1.4nm级制程水平。1317

为什么这还不是台积电的威胁？

黄仁勋的比较，本质上围绕的是技术成熟度和执行能力。台积电已经花费多年开发晶圆级、裸片级堆叠、三维集成和先进封装，把这些技术作为传统晶体管缩放之外的重要补充。根据有关报道，黄仁勋表示，台积电和台湾相关技术已经积累了大约10年。71213

台积电的回应也表达了类似观点，将华为的方案称为“3D scaling，而非革命性技术”，并强调先进封装、芯片堆叠等集成方法，正与晶体管密度的持续提升一起变得越来越重要。

这并不意味着华为的工作没有价值，而是说 LogicFolding 并不会自动取代台积电的制程技术和制造生态。台积电可以把更小的晶体管与先进封装结合起来；华为则试图让垂直集成在替代单纯几何缩小的路径中发挥更核心的作用。

因此，竞争关键并不在于“3D集成是否存在”，而在于谁能把设计、制造、键合、测试、良率控制和大规模生产完整地串联起来，并以可靠且可负担的成本交付产品。

真正困难的部分还在后面

堆叠结构确实可以缩短信号路径，但增加垂直层数也会带来一系列工程难题。更高的集成密度意味着更复杂的散热要求；键合和后处理步骤必须维持足够高的良率；设计团队还需要解决验证、测试和故障定位问题。随着更多功能被垂直整合，EDA流程、热管理、可维修性和量产工艺都可能变得更加复杂。136

这些问题尤其值得关注，因为华为目前最接近产品化的节点仍然只是计划。华为表示，采用 Tau Scaling 架构、具体为 LogicFolding 技术的麒麟手机芯片计划于2026年秋季推出，但相关报道指出，该产品尚未公布经过独立基准测试的结果，也尚未建立已确认的大规模量产记录。317

接下来应该看什么？

第一项关键测试，是采用 LogicFolding 的麒麟芯片能否在真实产品中带来可测量的优势，而不只是停留在架构演示或理论预测阶段。值得关注的证据包括独立跑分、实际功耗、持续高负载下的温度表现、制造良率，以及华为能否以商业化规模稳定生产。

更长期的考验则是华为提出的2031年密度目标。即使晶体管密度达到“1.4nm等效”，也应将这一结果与制程节点名称分开评估。芯片性能不只取决于晶体管数量，互连延迟、内存访问、供电、散热、软件、封装质量和生产一致性同样关键。

结论

黄仁勋的观点可以概括为一句话：Tau Scaling 可能是华为的一项重大本土突破，因为它提供了提升芯片密度和信号速度的另一条可信路径；但就目前而言，它还不是能够取代台积电先进制程和先进封装能力的近在眼前的竞争威胁。613

更准确的解读并不是“华为已经实现了2nm、1nm或1.4nm制造”，而是华为提出了一种三维架构策略，试图从相对不那么先进的制造工艺中提取更多可用性能和密度。接下来，它必须用独立测试结果和可靠的规模化量产来证明这条路线。1317

黄仁勋在台湾谈到华为 Tau（τ）Scaling Law 时，态度并非简单的否定，而是给出了一个有条件的判断：这对华为来说是一项有意义的技术突破，但目前还不足以威胁台积电。原因在于，华为正在把一种有前景的三维集成思路用于解决芯片行业长期面对的问题，而台积电及其他主要芯片厂商已经围绕类似方向研发多年。6713

这一判断之所以重要，是因为华为的发布有时被解读为其已经实现了2nm、1nm甚至1.4nm制程。现有证据支持的结论要窄得多：华为提出了一条不完全依赖光刻缩小、而是通过架构设计提升有效晶体管密度和信号速度的路径；但这套架构能否在规模化生产中同时达到预期性能、良率、散热效果和经济性，仍需验证。1317

华为的 Tau Scaling Law 想改变什么？

传统的半导体扩展，核心是不断缩小晶体管尺寸和制程节点。华为提出的 Tau Scaling Law 则把关注点转向信号在器件、电路、芯片和系统之间传输所需的时间。希腊字母 τ 在这里代表与传播延迟相关的时间概念。25

华为同时展示的 LogicFolding，是落实这一思路的架构技术。它试图把传统上以平面二维方式排列的电路，重新组织为联系更紧密的垂直结构，让逻辑、模拟和存储功能彼此靠近，从而缩短关键路径，在不必立即进入新晶体管制程的情况下提高有效密度。127

有关黄仁勋言论的报道提到，华为可利用芯粒堆叠和混合键合，在不进一步缩小线宽的情况下增加芯片中的晶体管数量，理论上甚至可能达到两倍、三倍或四倍。不过，这些属于该方案被报道的能力或潜力，并不等同于已经由独立机构验证的量产产品结果。612

为什么黄仁勋称它是华为的突破？

对华为而言，这条路线不仅有技术意义，也有现实的战略价值。如果一种新架构能够从现有制造工艺中提取更高的性能或密度，就可能在先进芯片制造工具受限的情况下，为产品继续演进提供另一种选择。华为表示，到2031年，其高端芯片的晶体管密度有望达到相当于1.4nm制程的水平。417

如果最终实现，这将说明系统架构、互连和封装技术可以在晶体管继续缩小变得更加困难或受限时，发挥重要的补充作用。

但“1.4nm等效”并不等于在真正的1.4nm制程上制造晶体管。华为的目标指的是晶体管密度等效，现有报道也指出，华为尚未提供足够的独立性能数据，以证明未来芯片能够在整体性能、能效、良率或可靠性上达到领先的1.4nm级制程水平。1317

为什么这还不是台积电的威胁？

黄仁勋的比较，本质上围绕的是技术成熟度和执行能力。台积电已经花费多年开发晶圆级、裸片级堆叠、三维集成和先进封装，把这些技术作为传统晶体管缩放之外的重要补充。根据有关报道，黄仁勋表示，台积电和台湾相关技术已经积累了大约10年。71213

台积电的回应也表达了类似观点，将华为的方案称为“3D scaling，而非革命性技术”，并强调先进封装、芯片堆叠等集成方法，正与晶体管密度的持续提升一起变得越来越重要。

这并不意味着华为的工作没有价值，而是说 LogicFolding 并不会自动取代台积电的制程技术和制造生态。台积电可以把更小的晶体管与先进封装结合起来；华为则试图让垂直集成在替代单纯几何缩小的路径中发挥更核心的作用。

因此，竞争关键并不在于“3D集成是否存在”，而在于谁能把设计、制造、键合、测试、良率控制和大规模生产完整地串联起来，并以可靠且可负担的成本交付产品。

真正困难的部分还在后面

堆叠结构确实可以缩短信号路径，但增加垂直层数也会带来一系列工程难题。更高的集成密度意味着更复杂的散热要求；键合和后处理步骤必须维持足够高的良率；设计团队还需要解决验证、测试和故障定位问题。随着更多功能被垂直整合，EDA流程、热管理、可维修性和量产工艺都可能变得更加复杂。136

这些问题尤其值得关注，因为华为目前最接近产品化的节点仍然只是计划。华为表示，采用 Tau Scaling 架构、具体为 LogicFolding 技术的麒麟手机芯片计划于2026年秋季推出，但相关报道指出，该产品尚未公布经过独立基准测试的结果，也尚未建立已确认的大规模量产记录。317

接下来应该看什么？

第一项关键测试，是采用 LogicFolding 的麒麟芯片能否在真实产品中带来可测量的优势，而不只是停留在架构演示或理论预测阶段。值得关注的证据包括独立跑分、实际功耗、持续高负载下的温度表现、制造良率，以及华为能否以商业化规模稳定生产。

更长期的考验则是华为提出的2031年密度目标。即使晶体管密度达到“1.4nm等效”，也应将这一结果与制程节点名称分开评估。芯片性能不只取决于晶体管数量，互连延迟、内存访问、供电、散热、软件、封装质量和生产一致性同样关键。

结论

黄仁勋的观点可以概括为一句话：Tau Scaling 可能是华为的一项重大本土突破，因为它提供了提升芯片密度和信号速度的另一条可信路径；但就目前而言，它还不是能够取代台积电先进制程和先进封装能力的近在眼前的竞争威胁。613

更准确的解读并不是“华为已经实现了2nm、1nm或1.4nm制造”，而是华为提出了一种三维架构策略，试图从相对不那么先进的制造工艺中提取更多可用性能和密度。接下来，它必须用独立测试结果和可靠的规模化量产来证明这条路线。1317