华为称,“韬(τ)定律”与LogicFolding有望在2031年实现相当于1.4纳米(14A)制程的晶体管密度,但这是一项目标,并不等于已经实现真正的1.4纳米制造工艺。 何庭波在上海举行的IEEE ISCAS 2026上提出以“时间缩微”拓展传统“几何缩微”,从器件、电路、芯片到系统多层面降低信号传输和执行延迟。
研究答案

Create a landscape editorial hero image for this Studio Global article: What did Huawei announce about achieving advanced semiconductor production without TSMC, including He Tingbo’s appearance at the IEEE Intern. Article summary: Huawei announced a proposed route to more advanced chips that emphasizes design and system architecture rather than relying solely on ever-smaller lithographic features. It is a significant strategic claim, but not proof. Topic tags: general, general web, user generated, government, education. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, wat
华为正在尝试改变芯片升级的“赛道规则”:当晶体管尺寸难以继续快速缩小时,不只追求更小的制程节点,也通过重新安排逻辑、电路、互连和系统,让信息传得更快、算得更高效。
2026年5月25日,在上海举行的IEEE国际固态电路与系统研讨会(IEEE ISCAS 2026)上,华为半导体业务总裁、科学家委员会主任何庭波发表题为《半导体新路径探索与实践》的主旨演讲,公布了华为所称的“韬(τ)定律”,并介绍了核心架构LogicFolding(逻辑折叠)。16
最受关注的目标是:华为预计,到2031年,基于这一方法的高端芯片,其晶体管密度可达到相当于1.4纳米、也就是14A制程的水平。14
但这里的“等效”非常关键。华为描述的是通过芯片设计和系统级协同优化达到1.4纳米级别的晶体管密度,而不是宣布已经独立制造出真正的1.4纳米制程。这个区别,决定了外界应如何理解这项计划。
传统半导体发展通常强调“几何缩微”:通过更先进的制造工艺,把晶体管做得更小,并在单位面积内放入更多晶体管。华为提出的“韬(τ)定律”则希望把关注重点扩展到“时间缩微”,即持续压缩信号在芯片和计算系统中的传播、处理与通信时间。16
这并不意味着制程工艺不再重要。更准确地说,华为试图把器件、电路、芯片架构、软件和系统互连放在一起优化,让整个系统在晶体管尺寸无法同步缩小的情况下,仍能获得更多有效算力、更低延迟和更高能效。
华为给出的多层协同框架包括:
LogicFolding是这套方法的核心架构。按照华为的说法,它可以突破传统平面布局的限制,把逻辑单元以更紧凑、更立体的方式重新组织,从而缩短关键的信号路径。14
芯片性能并不只由晶体管数量决定。互连距离、信号负载、封装方式、内存访问和软件调度,同样会影响一颗芯片最终能提供多少可用性能。若LogicFolding能够在这些环节减少延迟,它就可能同时改善电路密度、运行效率和能耗表现。
因此,LogicFolding更像是一套设计方法和架构路线,而不是一种新的光刻工艺。它可以与现有制造工艺结合,通过设计端和系统端的优化,尽可能挖掘受限制程节点的潜力。
华为称,过去六年中,基于“韬(τ)定律”框架,已经完成设计并实现量产的芯片达到381款,覆盖智能手机和人工智能计算等应用。16
如果这一说法属实,它说明该理念并非只停留在实验室概念,而是已经被用于多个产品和生产项目。不过,目前提供的报道没有列出这381款芯片的完整清单,也没有提供由独立机构完成的统一密度、性能和能效审计。因此,这一数字目前应被视为华为的公司披露,而不是已经得到独立验证的行业级结论。
华为还表示,计划在2026年秋季推出一款完整采用LogicFolding技术的新麒麟手机处理器。4这款产品将成为更直接的检验点:后续拆解、功耗测试和实际基准测试,才能帮助外界判断这套架构能否转化为消费者真正感受到的性能提升。
“1.4纳米”在行业报道中通常代表一代先进制造技术,而不仅仅是某个晶体管的实际物理尺寸。华为当前公布的目标,是通过架构、布局和系统集成方式,实现与1.4纳米级制程相当的晶体管密度。18
这至少涉及三种不同的说法:
三者可能相互关联,但不能混为一谈。华为公布的是第二种目标;仅凭这次演讲,无法证明其已经掌握真正的1.4纳米量产工艺,也不能保证最终产品在所有应用中都达到同等级别的性能。
这项计划的战略背景,是华为在先进芯片供应链上受到的长期限制。美国在2020年扩大相关管制后,使用美国技术的企业向华为海思供货受到许可要求影响,华为也失去了通过台积电等先进代工体系稳定获得高端芯片的渠道。
此后,华为需要更多依靠国内芯片设计、制造和供应链能力,包括与中芯国际(SMIC)的合作。美国出口管制也限制了中国获得先进半导体技术和制造设备。路透社援引TechInsights在2025年的分析称,中芯国际在推进下一代生产工艺方面仍面临困难,华为一款笔记本电脑使用的芯片仍基于较早的7纳米N+2工艺。
这解释了华为为何强调架构和系统设计:当最先进的光刻设备难以获得时,提升芯片能力的路径就不能只依赖制程节点不断前进。
华为此前已经展示过国内供应链的阶段性恢复。2023年发布的Mate 60 Pro搭载了由中芯国际制造的国产7纳米级处理器,使华为重新推出支持5G的旗舰手机,也标志着其移动芯片业务在受到严重冲击后出现了重要回升。
华为的演讲表明,公司正在推动一条以设计为主导、覆盖多层级协同优化的芯片升级路线,并为这条路线设定了较为具体的时间表:短期看是2026年秋季的新麒麟芯片,长期则是2031年的1.4纳米等效晶体管密度目标。14
但它并没有证明以下几点:华为已经追平台积电最先进的制造技术;中芯国际目前已经能够量产真正的1.4纳米节点;或者LogicFolding一定能在消费电子和人工智能产品中实现预期收益。
这些问题最终要看制造良率、芯片功耗、软件兼容性、实际基准测试和独立技术分析。尤其是对手机芯片而言,理论上的晶体管密度并不自动等于更长续航、更高游戏帧率或更强人工智能性能。
华为这次提出的真正战略意义,在于尝试重新定义“芯片进步”的衡量方式:不再只问晶体管有多小,也要问整个计算系统能否更高效地传输和处理信息。
目前,“韬(τ)定律”和LogicFolding仍主要是华为披露的技术主张。2026年秋季麒麟芯片上市后的拆解与独立测试,将决定它究竟是一条能够长期延伸的替代路线,还是在现有制造约束下对系统优化的一种新表述。
Studio Global AI
此页面包含一个有来源支持的答案,您可以在 Studio Global 内继续。
华为称,“韬(τ)定律”与LogicFolding有望在2031年实现相当于1.4纳米(14A)制程的晶体管密度,但这是一项目标,并不等于已经实现真正的1.4纳米制造工艺。
华为称,“韬(τ)定律”与LogicFolding有望在2031年实现相当于1.4纳米(14A)制程的晶体管密度,但这是一项目标,并不等于已经实现真正的1.4纳米制造工艺。 何庭波在上海举行的IEEE ISCAS 2026上提出以“时间缩微”拓展传统“几何缩微”,从器件、电路、芯片到系统多层面降低信号传输和执行延迟。
华为称该框架过去六年已支持381款芯片设计和量产,并计划在2026年秋季推出一款完整采用LogicFolding的新麒麟手机芯片;相关性能和密度提升仍需独立测试验证。