廖恒的核心判断是,持续缩小晶体管、扩大处理器并增加高带宽内存(HBM)的传统路线,迟早会受到面积、功耗、散热、互连和制造能力的限制。[2][3][42] 受美国制裁影响、难以获得包括ASML先进光刻系统在内的关键设备后,华为将优化重点从晶体管尺寸转向芯片及计算系统中的信号传输速度。[3][5] Tau(τ)Scaling Law以缩短信号和数据传输时间为核心;LogicFolding则是基于这一理念的芯片架构,试图通过架构和系统设计提升有效密度与性能。[4][5]
研究答案

Create a landscape editorial hero image for this Studio Global article: What did Huawei Fellow and chief semiconductor scientist Liao Heng argue about the physical limits facing Western chipmakers such as Nvidia,. Article summary: Liao’s core claim was that the Western industry’s established route—ever smaller transistors, ever larger processors, and more attached memory—will eventually hit hard physical limits.. Topic tags: general web, ai, workflow, code, regulation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbna
华为 Fellow、首席半导体科学家廖恒近日在一次长时间公开访谈中,对英伟达、台积电、英特尔和三星等芯片企业正在推进的升级路线提出了鲜明判断:如果行业继续依赖“更小的晶体管、更大的处理器、更多的高带宽内存(HBM)”来换取性能增长,最终将触及难以逾越的物理边界。
这并不意味着这些企业已经停止进步,也不代表业界已经形成共识。廖恒描述的是华为对产业发展方向的判断;外部专家对于华为替代方案究竟有多大创新性、能否真正缩小与领先厂商的差距,仍存在分歧。
过去数十年,芯片性能提升很大程度上依赖几条相互配合的路径:缩小晶体管尺寸,在单位面积内放入更多晶体管,并通过更大的芯片或封装连接更多内存。英伟达面向人工智能的加速器,正体现了这一趋势——处理器规模不断扩大,同时搭配越来越多的HBM。
在廖恒看来,这条路线不能无限延伸。芯片和内存规模继续增加后,问题不只是“还能不能塞进更多晶体管”,还包括:
他将这种潜在的极限形容为一堵“墙”,并警告称,一旦持续扩张计算芯片和HBM的做法越过物理上限,系统可能出现类似“雪崩”的连锁问题。
需要强调的是,这是廖恒对行业路线的判断,而不是已经得到普遍验证的结论。英伟达、台积电、英特尔和三星仍在通过先进制程、封装、互连和系统工程等多种方式推进性能提升;华为提出的新路线能否在实际产品中兑现,也仍有待检验。
华为受到美国制裁后,无法像拥有完整全球供应链的竞争者那样,单纯依靠不断获得最先进的制程设备来追赶。关键限制之一,是其难以获得包括ASML先进光刻系统在内的核心芯片制造设备。
因此,华为试图改变“芯片进步到底应该优先优化什么”这一问题的答案:不再只关注晶体管几何尺寸,而是把重点放在信号和数据穿过芯片、封装以及更大计算系统所需的时间上。
这是一种从“把元件做得更小”转向“让信息移动得更快”的思路。它并非完全放弃制程改进,而是希望通过电路布局、互连方式、芯片架构和系统协同,降低晶体管尺寸继续缩小后所面临的边际收益下降。
Tau(τ)Scaling Law是华为在2026年提出的半导体发展框架。传统的几何缩放主要围绕晶体管尺寸和集成密度展开,而Tau Scaling Law则把信号传播时间、数据传输时间以及系统执行时间作为重要优化对象,主张通过压缩这些时间来推动性能、能效和有效密度提升。
简单来说,摩尔定律式的典型问题是“晶体管还能做多小”,而Tau Scaling Law更接近于追问“信息在整个计算系统中移动得有多快”。
LogicFolding是华为围绕Tau理念提出的芯片架构。按照华为的说法,它希望通过架构和系统层面的重新组织,缩短信号在芯片内部的传输路径,并提升单位面积上的有效逻辑密度,而不是单纯依赖继续缩小晶体管尺寸。
华为称,预计在2026年下半年推出的首批采用LogicFolding的新一代麒麟手机处理器,将成为这一理念的首次产品化验证。芯片上市后,行业研究机构和拆解机构对其制程、架构、功耗、性能及实际密度的分析,将是外界判断华为这条路线是否有效的重要依据。
换句话说,Tau Scaling Law目前更多是一套发展原则,LogicFolding则是试图将这套原则落到芯片设计上的具体架构。它是否构成真正的技术突破,不能仅凭发布时的概念或宣传判断,最终仍要看量产芯片的实测结果。相关评估预计将在2026年下半年、产品发布并接受行业拆解后逐步展开。
在谈到人工智能和算力产业时,英伟达创始人兼首席执行官黄仁勋曾用“五层蛋糕”来概括产业链,通常包括能源、芯片与计算基础设施、云数据中心、人工智能模型以及应用。
廖恒则用“18层宝塔”来描述同一个更复杂的系统。他的框架把从底层到顶层的依赖关系拆得更细,覆盖矿产和原材料、电子化学品、制造设备、晶体管工艺、晶圆制造、先进封装、芯片架构、编译工具、算子开发、算法、模型和应用等环节。
两种比喻并非互相矛盾:黄仁勋的“五层蛋糕”强调人工智能产业的主要板块,廖恒的“18层宝塔”则进一步展示了每个大板块内部的技术和产业依赖。对一款AI芯片而言,性能并不只由晶体管数量决定,还受到制造设备、封装、内存互连、编译器、软件生态和模型适配等多个环节影响。
廖恒的观点还指向一个更大的产业问题:在出口管制和供应链竞争加剧的背景下,芯片产业不能再理所当然地依赖一条高度全球化、彼此交织的供应链。华为推动Tau Scaling Law和LogicFolding,也与其在受限条件下整合中国本土半导体能力的战略相呼应。
现有材料支持华为加强供应链整合、提升各环节协同能力的方向;但对于廖恒是否明确主张美国和中国必须分别建立两个完全独立、完整自给的生态,公开证据相对有限。因此,更稳妥的表述是:他强调了建设完整半导体制造与供应体系的重要性,而这场技术竞争正在从单一芯片性能,扩展为材料、设备、制造、封装、软件、模型和应用的系统竞争。
Studio Global AI
此页面包含一个有来源支持的答案,您可以在 Studio Global 内继续。
廖恒的核心判断是,持续缩小晶体管、扩大处理器并增加高带宽内存(HBM)的传统路线,迟早会受到面积、功耗、散热、互连和制造能力的限制。[2][3][42]
廖恒的核心判断是,持续缩小晶体管、扩大处理器并增加高带宽内存(HBM)的传统路线,迟早会受到面积、功耗、散热、互连和制造能力的限制。[2][3][42] 受美国制裁影响、难以获得包括ASML先进光刻系统在内的关键设备后,华为将优化重点从晶体管尺寸转向芯片及计算系统中的信号传输速度。[3][5]
Tau(τ)Scaling Law以缩短信号和数据传输时间为核心;LogicFolding则是基于这一理念的芯片架构,试图通过架构和系统设计提升有效密度与性能。[4][5]