约4亿美元的High-NA EUV，正在改写英特尔与台积电的先进制程竞赛

关键变化：先进光刻进入“时机之争”

High-NA EUV并不是一台普通的制程设备。它仍使用13.5纳米极紫外光，但将数值孔径从传统EUV的0.33提高到0.55，目标是在更少的多重曝光步骤下实现更精细的图形。单台设备价格约为4亿美元，因而每一次采购都同时涉及技术路线、工厂投资和产品上市节奏。

这也意味着，先进制程的竞争不再只是“谁能获得最新设备”，而是“谁愿意先承担成本和爬坡风险”。目前，英特尔选择抢先验证，台积电则更强调经济性和成熟度。ASML依旧是先进EUV光刻领域不可替代的关键供应商，但High-NA的商业化速度将取决于客户何时把试用转为大规模采购。

英特尔：用High-NA押注制程翻身

英特尔晶圆代工业务已经在部分Intel 18A制程层导入ASML的EXE系列High-NA EUV，并将其用于部分Panther Lake/Core Ultra Series 3处理器的高量产。这些关键层同时通过传统NXE EUV平台认证，且出货时实现了相当的良率。

这是一个重要的制造验证：它表明High-NA不再只是实验室或展示线上的技术，而已开始承担真实产品的量产任务。不过，英特尔并非让整颗芯片、整个18A节点，或所有Panther Lake产品全面依赖High-NA。部分层采用“双重认证”，也保留了传统EUV这一后备方案。

对英特尔而言，早期导入的价值不只在于眼前的晶体管密度。通过实际生产，它可以积累曝光、套刻、设备利用率和良率数据，提前完成工艺学习。如果High-NA最终能够减少图形化步骤、提高单位面积密度，或缩短未来节点的开发周期，英特尔就有机会借此增强对外部晶圆代工客户的说服力。

但这项策略也有边界：既然相关层仍可由传统EUV替代，短期内真正依赖High-NA的产量会受到限制。英特尔获得的是先发经验和战略信号，而不是立刻把全部先进制程切换到新设备上。

台积电：先算清每片晶圆的账

台积电采取了更谨慎的路径。公司曾表示，A16技术并不一定需要ASML的新一代High-NA EUV设备，并继续推进成熟的0.33 NA EUV方案。

这条路线并不等于台积电放弃High-NA，而是选择先通过制程整合、在必要处使用多重图形化、先进封装，以及芯片和设计层面的优化来达成产品目标。只要这些方法能够以更低的总成本满足性能、密度和上市时间要求，提前采购每台约4亿美元的设备就未必划算。

台积电的等待降低了近期资本开支和量产切换风险，却也让英特尔获得了更长的High-NA学习窗口。由于台积电是全球最大的先进晶圆代工客户之一，它的延后导入很可能使High-NA设备的行业收入放量更加渐进，而不是迅速覆盖整个先进制程市场。

技术准备度已进入商业验证阶段

ASML在2月表示，High-NA系统已经完成50万片晶圆处理，具备大规模生产准备条件；其首席技术官预计，未来两到三年将逐步融入广泛的制造流程。