编织与融合任意子：微软与Quantinuum实现通用拓扑量子门

填补了什么空白？

此前的研究，包括Quantinuum在2023–2024年间基于H2处理器的演示，已经证明非阿贝尔任意子可以被创造和编织。然而，对于最简单的非阿贝尔拓扑序，仅靠编织无法提供通用计算所需的所有门。本次实验采用的S₃拓扑序是一种“最小非阿贝尔”版本的环面码。仅靠编织无法实现通用性，但研究团队证明，若将任意子融合作为额外的计算原语，就能补齐缺失的门。这解决了数十年来一个已知的理论空白：简单的非阿贝尔任意子模型原则上可以支持容错量子计算，但此前从未有人在真实处理器上展示如何实现一个完整的通用门集。

早先关于SU(2)₄任意子的理论工作已表明，用融合与测量操作来补充编织操作，可以获得通用门集，但本次在S₃量子双模型上的实验是首个完整的硬件实现。

在Quantinuum H2离子阱处理器上是如何演示的？

实验在Quantinuum的System Model H2上进行。这是一台离子阱处理器，拥有54个全联通量子比特、高保真度门操作以及中线路测量与反馈能力。研究团队在kagome晶格上制备了S₃拓扑序的基态波函数，并以此产生作为激发态的非阿贝尔任意子。随后，他们执行了两种操作：编织任意子（即拓扑交换操作），以及融合任意子——将任意子带到同一位置并测量它们的联合电荷。融合的结果被用作逻辑门操作的一部分，从而实现了仅靠编织无法产生的通用门集。实验结果通过将测得的任意子融合概率与S₃任意子模型的理论预测进行比对而得到验证。

H2处理器的架构至关重要：其跑道形离子阱实现了全联通，这让团队能够在维持高保真度的同时，构建出所需复杂度的拓扑态。此前在27量子比特的H2上进行的演示，已经展示了非阿贝尔拓扑序和任意子编织，每个位点的保真度超过98.4%，但54量子比特的规模对于支持基于融合的通用门集是必要的。

主要局限性与剩余挑战

尽管取得了突破，但研究人员自己也承认，该实验存在若干重要局限：

• 尚未实现真正的容错：任意子操作是通过纠错缓解技术在物理量子比特上实现的；实验尚未达到那种使门操作在大规模下具备内在拓扑保护的水平。
• 可扩展性：本次演示需要54个量子比特和深度自适应电路。要扩展到实用问题规模，需要更多量子比特、更低的错误率，以及为拓扑码定制的更好纠错方案。
• 融合与容错的矛盾：融合本质上会破坏任意子，因此必须谨慎使用以保持拓扑编码。论文承认，除非与主动纠错相结合，否则基于融合的门操作会削弱容错能力。一项后续关于S₃量子双模型的理论工作提出了一种专门的任意子干涉仪，用于远程测量总电荷，从而完全避免融合，这可能有助于解决这一局限。
• 仅限于S₃任意子：S₃是支持通过编织和融合实现通用计算的最小非阿贝尔群。未来工作目标是实现更丰富的任意子模型（例如斐波那契任意子），这些模型理论上更强大，但也更难工程实现。近期已有工作以94%的电荷测量精度和98%的黄金比例保真度展示了斐波那契任意子的编织，表明替代方案也在进步。
• 下一步计划：作者建议将这些拓扑门与主动量子纠错码相结合，扩展到更大的拓扑序，并最终演示一个错误率低于物理量子比特底层的逻辑量子比特。

更广泛的背景与意义

拓扑量子计算提供了一种与基于常规量子比特截然不同的愿景：它不依赖日益复杂的纠错来对抗错误，而是将信息编码在准粒子的编织模式中，这种方式天然不受局部噪声的干扰。本次演示表明，当将融合作为原语加入时，一个最小的非阿贝尔拓扑序即可支持通用门集。这证明，有用的拓扑计算或许可以用比以前设想的更简单的物理系统来实现。由于S₃拓扑序是可以用有限深度自适应电路制备的最简单的非阿贝尔群，这一结果为走向可扩展的拓扑量子处理器开辟了一条实际路径。