AMD回击：256核Venice CPU在机架级智能AI性能上战胜NVIDIA Vera，优势达3.3倍

机架级成绩单：AMD眼中的CPU实力排行

AMD的模型化对比将所有平台都置于100千瓦双路服务器的机架限制下，并综合了SPECrate 2017整数性能、服务器端Java、NGINX网页服务、Redis、Memcached和关系数据库这六项智能AI核心负载，得出一个几何平均吞吐量分数，并以Vera作为基准。

其中，即将推出的“威尼斯”芯片在各分项工作负载上对Vera的领先优势尤为激进，预测范围从整数性能的2.40倍，到关系数据库事务（TPROC-C）的4.05倍不等。

方法学之辩：每瓦核心数 vs. 单核性能

这场争论根植于一个基础的物理和能效计算。AMD的模型估算，其芯片的归一化双路节点功耗低于Vera。当每个机架被严格限制在100kW时，更低的单节点功耗意味着可以物理安装更多的服务器。AMD的分析显示，若Vera机架的归一化节点数为1.00倍，EPYC 9965机架能装下1.86倍的归一化核心数，“威尼斯”机架则能装下2.08倍。

此时，机架级吞吐量等于“单节点性能”乘以“每机架节点数”。即便Vera在单核性能上略占优势——一些早期的第三方基准测试也确实支持了这一点——AMD的理论是，在功耗受限的机架里，其高能效设计带来的核心密度优势在数学上是难以逾越的。

不过，AMD在单核性能上也并非全盘让步。其方法论论文预测，一颗64核的“威尼斯”CPU的单核SPECrate性能将高出Vera 88核处理器27%；即使是96核的“威尼斯”芯片，也预计能保持11%的单核性能优势。

CPU战争的两个不同视角

这是一场经典的基准测试框架之战，每家公司都选择了最符合其设计理念的度量标准。

• 英伟达视角：单芯片速度。 NVIDIA将Vera定义为“为智能体而生的CPU”，专为大规模并发沙盒环境打造，单芯片的高速性能是核心。其技术博客声称，Vera的智能体沙盒性能比竞品x86平台高出50%，并拥有1.2 TB/s的内存带宽和定制的Olympus核心。
• AMD视角：机架级服务密度。 AMD将讨论焦点转向了实际生产环境。当GPU在执行模型时，CPU需要处理周围的一切——任务编排、用户认证、缓存层和数据库查询。在这种视角下，同时为1万个AI智能体提供服务，需要的是大规模多线程吞吐量，而这正是通过最大化机架内的核心密度来实现的。

3.3倍惊人数字背后的关键隐情

尽管AMD给出的数字极为吸引眼球，但解读时需要加上几个重要的注脚。

• 所有数据均为AMD的内部估算。 最关键的提醒是，尤其是“威尼斯”的性能数据，都只是基于芯片投产前的内部模型预测，而非第三方独立实测的结果。
• NVIDIA用不同的工作负载讲出不同故事。 NVIDIA使用自选的沙盒和代码编译等工作负载进行基准测试，其结果通常显示Vera在单芯片性能上优于AMD当前的顶级EPYC处理器。
• 这是一场“关公战秦琼”式的对比。 AMD选取的六项负载聚焦于CPU侧的基础设施服务，它们完全无法代表NVIDIA在Vera营销中大书特书的智能体沙盒编译、代码执行和工具调用等工作负载。
• Vera功耗由AMD估算。 促成AMD机架级优势的一个关键驱动力，是其对Vera节点功耗的假设。在AMD的归一化模型里，Vera的归一化双路节点功耗最高，这限制了单个机架能容纳的节点数。但请注意， 这依然是AMD的建模假设，并非对最终芯片的独立实测。

落地时间表：各家的芯片何时真正到来？

芯片的量产时间线，为这场竞争增添了另一层复杂性。

• AMD EPYC 9965 "都灵" (Zen 5)： 这款192核处理器是AMD的现役旗舰，也是其宣称机架吞吐量达到Vera 2.37倍的基石。目前它正在发货。
• AMD EPYC "威尼斯" (Zen 6，256核)： AMD在2026年5月21日确认，“威尼斯”已在台积电先进的2纳米工艺节点上进入量产阶段。服务器版EPYC Venice系列预计于2026年下半年发布，桌面版Zen 6处理器则会稍晚推出。
• NVIDIA Vera： NVIDIA已于2026年5月中旬开始向Anthropic、OpenAI和甲骨文云等顶级AI实验室交付首批Vera CPU，更广泛的合作伙伴可用性预计在2026年下半年。

随着两家芯片都接近大规模上市，这场争论终将从厂商的PPT走向第三方数据中心的机架。到那时，最有价值的结论或许不是哪款CPU更快，而是确保你对基础设施的评估标准，精准对应你真正想跑的业务负载。