ASML高NA EUV将数值孔径从0.33提升至0.55,可实现更小芯片结构并减少多重图案化步骤;首批有限生产预计在2025–2026年出现,大规模量产可能在2027–2028年。 Intel、三星和SK海力士是最早部署高NA EUV系统的厂商之一,而台积电对短期大规模导入仍相对谨慎。

Create a landscape editorial hero image for this Studio Global article: How is ASML’s new High-NA EUV lithography technology changing chip manufacturing, when will the first chips made with these machines arrive,. Article summary: ASML’s High-NA EUV is the next major lithography step: it lets chipmakers print smaller features with fewer patterning steps, improving density, process simplicity, and potentially yield at future 1.4 nm-class nodes. The. Topic tags: general, general web. Reference image context from search candidates: Reference image 1: visual subject "A group of six scientists or engineers in white suits and safety glasses stand in front of a large, complex piece of quantum or lithography equipment inside a cleanroom facility, w" Reference image 2: visual subject "A highly advanced, automated lithography system with complex mechanical and electronic components designed for ut
ASML推出的高数值孔径(High‑NA)EUV光刻系统,被认为是半导体制造技术的下一次关键跃迁。随着行业向埃米(angstrom)级节点推进,例如约1.4纳米制程,芯片制造需要在硅晶圆上刻画越来越微小的结构,而高NA EUV正是实现这一目标的重要工具。
目前首批设备已经开始安装和测试。采用这些设备制造的芯片预计最早将在2025–2026年进入有限生产阶段,但真正的大规模行业应用更可能出现在2027–2028年左右。
当前主流EUV光刻机的数值孔径(NA)为0.33。ASML的新一代高NA EUV将这一参数提升至0.55,从而显著提高光学分辨率,使设备能够在晶圆上刻画更细小的图案。
在先进芯片制造中,晶体管和金属互连结构不断缩小。使用传统EUV时,厂商通常需要通过**多重图案化(multi‑patterning)**来实现更小尺寸,这会增加步骤数量和制造复杂度。
高NA EUV可以在更少曝光次数下打印更细的图形,从而简化流程。
行业估计显示,高NA设备在单次曝光中可实现约8纳米级图形,而当前EUV设备大约为13纳米。不过,实际可用尺寸仍取决于光刻胶、掩膜、工艺设计和芯片架构等因素。
结果是:关键层所需的光刻步骤减少,从而降低对准误差(overlay error)和制造复杂度。
ASML与Intel此前宣布合作,将高NA EUV引入制造流程。Intel率先订购了首台TWINSCAN EXE:5200系统。
首批设备在2025–2026年开始交付,主要用于测试、工艺开发以及早期生产爬坡。
但从设备安装到真正大规模生产通常需要几年时间。业内普遍预测:
在半导体行业中,这是常见节奏:一台光刻机投入工厂后,还需要完成工艺调试、设备整合和良率验证,才能实现稳定量产。
高NA EUV带来的优势主要体现在以下几个方面。
更高分辨率
数值孔径从0.33提升到0.55,大幅提高光学分辨率,使芯片制造可以打印更细的结构。
减少多重图案化
许多原本需要多次曝光才能完成的图案,可以通过更少步骤实现,从而降低工艺复杂度。
潜在良率提升
流程更简单意味着对准误差和叠加误差减少,而这些往往是先进制程良率下降的重要来源。
成本权衡
高NA EUV设备价格极高,每台约3.5亿美元。芯片厂必须在设备投入与节省的掩膜成本、减少的工艺步骤以及更高的芯片密度之间进行经济权衡。
目前最早采用该技术的主要是追求最先进节点的芯片制造商。
Intel
被普遍认为是最积极的早期采用者。公司订购了首台高NA EUV量产设备,并计划率先将其引入先进制程。
三星电子
据报道,三星已经订购多台高NA系统,首批设备预计在2025年开始交付,并在2026年继续部署。
SK海力士
这家存储芯片制造商也在研发设施中安装了高NA设备,用于未来DRAM工艺开发。
台积电(TSMC)
相比之下,台积电对短期内大规模导入较为谨慎,主要在评估成本与工艺收益。
目前行业普遍认为会经历两个阶段:
这一时期也被部分分析师称为半导体产业进入“埃米时代”,即制程节点开始以纳米以下尺度计量。
ASML的增长前景与人工智能计算的快速扩张密切相关。公司表示,半导体行业正在从“到处都是芯片”转向“到处都是AI芯片”,AI工作负载正在推动整个产业链需求增长。
随着AI算力需求爆发,芯片厂商正在加速扩产计划,ASML也因此获得更多设备订单并上调收入预期。
由于所有先进GPU和AI加速器都需要最尖端的光刻技术,ASML的设备实际上处于先进芯片制造的关键瓶颈位置。
印度正在通过“印度半导体使命”(India Semiconductor Mission)建设本土半导体产业。政府表示该国计划在2026年开始商业化芯片生产。
不过,这些初期工厂主要目标是建立基础制造能力。高NA EUV主要面向全球最先进节点,因此短期内部署仍集中在美国、韩国和中国台湾等成熟半导体中心。
随着印度产业规模扩大,未来可能会带来设备维护、供应链服务以及更先进光刻基础设施的需求。
高NA EUV被视为半导体制造的下一座技术里程碑。通过提高分辨率并减少图案化复杂度,它为晶体管继续缩小到埃米级尺度提供了关键工具。
首批基于该技术的芯片预计在2025–2026年出现于有限生产中,但真正的行业影响可能在本十年后期才会显现——当多家芯片厂商开始使用高NA系统实现大规模量产。
在AI算力竞争愈发激烈的背景下,能否获得这些价值3.5亿美元的光刻机,可能成为未来全球半导体竞争中最关键的优势之一。
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
ASML高NA EUV将数值孔径从0.33提升至0.55,可实现更小芯片结构并减少多重图案化步骤;首批有限生产预计在2025–2026年出现,大规模量产可能在2027–2028年。
ASML高NA EUV将数值孔径从0.33提升至0.55,可实现更小芯片结构并减少多重图案化步骤;首批有限生产预计在2025–2026年出现,大规模量产可能在2027–2028年。 Intel、三星和SK海力士是最早部署高NA EUV系统的厂商之一,而台积电对短期大规模导入仍相对谨慎。
单台高NA EUV设备价格约3.5亿美元,但通过减少光刻步骤、降低复杂度和提高良率,可能在先进制程中抵消部分成本。