Trong các tài liệu công bố ngày 31/8/2026, Samsung cho biết nguyên mẫu V10 BV NAND có hơn 400 word line, mật độ bit cao hơn 58%, tốc độ I/O trên 4,8 Gbps và mức tiêu thụ điện thấp hơn 25% so với V9. Điểm đột phá nằm ở việc tách mảng ô nhớ NAND và mạch ngoại vi trên hai wafer riêng, sau đó liên kết chúng; quy trình 3...
Đăng bởiBiên tập bằng GPT-5.6 LunaHình ảnh được tạo bằng GPT Image 1.5
Câu trả lời nghiên cứu

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung V10 Bonding V-NAND, thường gọi là BV-NAND, là thiết kế bộ nhớ flash NAND 3D thế hệ thứ 10, dựa trên công nghệ liên kết wafer và cấu trúc hơn 400 word line (WL). Samsung định vị đây là nền tảng lưu trữ dành cho kỷ nguyên AI, nơi các trung tâm dữ liệu cần dung lượng lớn, tốc độ truyền dữ liệu cao và mức tiêu thụ điện thấp hơn. 1
2
Theo thông tin Samsung công bố ngày 31/8, so với V9, V10 có mật độ bit tăng hơn 58%, tốc độ I/O trên 4,8 Gbps — cao hơn 33% — và mức tiêu thụ điện giảm hơn 25%. 2
8
Để vượt mốc 400 lớp, Samsung cho biết V10 sử dụng quy trình 3-stack HARC Merge. Thay vì chế tạo toàn bộ cấu trúc ô nhớ siêu cao trong một khối duy nhất, các lớp được chia thành ba phần, sản xuất riêng rồi kết nối theo chiều dọc. Samsung cũng áp dụng các kỹ thuật Multi Hole và Zero Dummy Hole nhằm giảm bớt những thách thức trong quá trình chế tạo cấu trúc có số lớp rất lớn. 13
17
Đây là điểm đáng chú ý bởi việc tăng mật độ NAND không đơn giản chỉ là “xếp thêm lớp”. Khi khối NAND cao hơn, các vấn đề về chế tạo, căn chỉnh và đặc tính điện cũng trở nên phức tạp hơn. Chia cấu trúc thành nhiều phần giúp Samsung tiếp tục mở rộng kiến trúc theo chiều dọc, đồng thời kiểm soát các giới hạn của quy trình.
Các nguồn được cung cấp xác nhận cấu trúc ba stack cùng những kỹ thuật hỗ trợ nói trên, nhưng không mô tả đầy đủ từng bước chế tạo ở cấp độ quy trình.
Kiến trúc V10 tách mảng ô nhớ NAND khỏi phần mạch ngoại vi, thường được gọi là mạch “Peri”. Samsung chế tạo hai thành phần này trên các wafer riêng biệt, sau đó liên kết chúng lại. Cách tiếp cận này cho phép mảng ô nhớ và mạch điều khiển được phát triển, tối ưu độc lập trước khi kết hợp thành một cấu trúc hoàn chỉnh. 2
5
12
Nhờ vậy, Samsung không phải chỉ dựa vào việc làm một chồng wafer duy nhất ngày càng cao để tăng mật độ. Hãng cũng cho biết kiến trúc liên kết wafer hỗ trợ các mạch ngoại vi hiệu năng cao hơn, góp phần vào mức cải thiện về truyền dữ liệu và hiệu quả năng lượng mà V10 công bố. 2
13
Một số thông tin mô tả full capping là cách bố trí trong đó die ngoại vi ở phía dưới có cùng footprint với die mảng ô nhớ ở phía trên, thay vì nhô rộng hơn. Nếu đúng theo cách hiểu này, thiết kế có thể giúp duy trì hiệu quả về diện tích chip và đóng gói, trong khi vẫn giữ lợi ích của việc chế tạo riêng mảng nhớ và mạch ngoại vi.
Tuy nhiên, tài liệu gốc của Samsung và các trích đoạn nguồn hiện có chủ yếu xác nhận kiến trúc tách wafer và liên kết wafer. Chúng chưa độc lập chứng minh các chi tiết hình học sâu hơn của thuật ngữ “full capping”, cũng như cách khớp chính xác footprint giữa hai die. Vì vậy, kiến trúc tổng thể có thể xem là đã được công bố, còn cách diễn giải cụ thể về bố trí full capping nên được tiếp nhận thận trọng.
So sánh do Samsung công bố với V-NAND thế hệ thứ 9 gồm:
Mật độ bit cao hơn có thể giúp tăng dung lượng lưu trữ trong một diện tích vật lý tương đương. Samsung đã liên hệ V10 với các thiết kế SSD dung lượng lớn trong tương lai, bao gồm giải pháp hỗ trợ dung lượng lên tới 128 TB và SSD PCIe Gen7 thế hệ tiếp theo, theo các thông tin về kế hoạch của công ty. 13
Dù vậy, đây vẫn là các tuyên bố hiệu năng từ Samsung, không phải kết quả benchmark độc lập. Những tài liệu hiện có chưa cho biết các mức tăng này sẽ được thể hiện ra sao trên từng mẫu SSD, loại khối lượng công việc hay cấu hình bộ điều khiển cụ thể.
Các trung tâm dữ liệu AI cần lượng lưu trữ lớn cho dữ liệu huấn luyện, checkpoint của mô hình và nhiều loại dữ liệu chuyên sâu khác. NAND không thay thế DRAM băng thông cao, nhưng có thể đảm nhiệm lớp lưu trữ thiên về dung lượng — nơi mật độ và mức tiêu thụ năng lượng có ý nghĩa lớn.
Samsung giới thiệu V10 như một phần trong chiến lược bộ nhớ AI rộng hơn, cùng với zHBM và zNAND-O. Theo mô tả của công ty, zHBM là ý tưởng đặt bộ nhớ băng thông cao gần hoặc theo chiều dọc phía trên bộ tăng tốc AI. Trong khi đó, zNAND-O là ý tưởng NAND hiệu năng cao đang được phát triển ở các phiên bản bốn và tám lớp. 5
6
7
Điểm chung của các hướng tiếp cận này là tận dụng tích hợp theo chiều dọc để giải quyết các giới hạn về không gian, băng thông, điện năng và nhiệt. V10 tập trung vào lớp lưu trữ, còn zHBM và zNAND-O trong các nguồn được cung cấp vẫn là kiến trúc ý tưởng hoặc đang phát triển, chưa phải các sản phẩm thương mại có lịch sản xuất được xác nhận. 1
6
7
Samsung giới thiệu V10 như một nguyên mẫu và công nghệ NAND thế hệ tiếp theo tại hội nghị Future of Memory and Storage (FMS) 2026. Cuộc phỏng vấn ngày 31/8 cùng các thông tin hiện có chưa đưa ra thời điểm cụ thể cho sản xuất hàng loạt hoặc giao hàng thương mại. 1
2
Do đó, một số tuyên bố về lộ trình không nên được xem là cam kết chính thức. Các nguồn được cung cấp chưa đủ để xác nhận chắc chắn thời điểm thương mại hóa V10, kế hoạch ra mắt NAND thế hệ 11 vào năm 2027 hay mục tiêu NAND 1.000 lớp vào năm 2030. Một số báo cáo trước đây từng đề cập mục tiêu 1.000 lớp, nhưng điều đó không đồng nghĩa với một lịch trình đã được Samsung xác nhận. 25
26
Kết luận chắc chắn nhất ở thời điểm này hẹp hơn: V10 cho thấy Samsung đang vượt qua mốc 400 lớp NAND bằng cấu trúc ô nhớ ba stack kết hợp các wafer mảng nhớ và wafer ngoại vi được chế tạo riêng rồi liên kết với nhau. Hãng đồng thời tuyên bố những cải thiện đáng kể về mật độ, I/O và hiệu quả năng lượng. Còn khả năng thương mại hóa và tốc độ tiến tới các thế hệ tiếp theo vẫn là những câu hỏi chưa có câu trả lời cuối cùng.
Studio Global AI
Trang này bao gồm câu trả lời dựa trên nguồn mà bạn có thể tiếp tục bên trong Studio Global.
Trong các tài liệu công bố ngày 31/8/2026, Samsung cho biết nguyên mẫu V10 BV NAND có hơn 400 word line, mật độ bit cao hơn 58%, tốc độ I/O trên 4,8 Gbps và mức tiêu thụ điện thấp hơn 25% so với V9.
Trong các tài liệu công bố ngày 31/8/2026, Samsung cho biết nguyên mẫu V10 BV NAND có hơn 400 word line, mật độ bit cao hơn 58%, tốc độ I/O trên 4,8 Gbps và mức tiêu thụ điện thấp hơn 25% so với V9. Điểm đột phá nằm ở việc tách mảng ô nhớ NAND và mạch ngoại vi trên hai wafer riêng, sau đó liên kết chúng; quy trình 3 stack HARC Merge giúp hiện thực hóa cấu trúc hơn 400 lớp.
V10 là phần lưu trữ dung lượng cao, tiết kiệm năng lượng trong chiến lược bộ nhớ cho AI của Samsung, bên cạnh zHBM và zNAND O.
Trong các tài liệu công bố ngày 31/8/2026, Samsung cho biết nguyên mẫu V10 BV NAND có hơn 400 word line, mật độ bit cao hơn 58%, tốc độ I/O trên 4,8 Gbps và mức tiêu thụ điện thấp hơn 25% so với V9. Điểm đột phá nằm ở việc tách mảng ô nhớ NAND và mạch ngoại vi trên hai wafer riêng, sau đó liên kết chúng; quy trình 3...
Đăng bởiBiên tập bằng GPT-5.6 LunaHình ảnh được tạo bằng GPT Image 1.5
Câu trả lời nghiên cứu

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung V10 Bonding V-NAND, thường gọi là BV-NAND, là thiết kế bộ nhớ flash NAND 3D thế hệ thứ 10, dựa trên công nghệ liên kết wafer và cấu trúc hơn 400 word line (WL). Samsung định vị đây là nền tảng lưu trữ dành cho kỷ nguyên AI, nơi các trung tâm dữ liệu cần dung lượng lớn, tốc độ truyền dữ liệu cao và mức tiêu thụ điện thấp hơn. 1
2
Theo thông tin Samsung công bố ngày 31/8, so với V9, V10 có mật độ bit tăng hơn 58%, tốc độ I/O trên 4,8 Gbps — cao hơn 33% — và mức tiêu thụ điện giảm hơn 25%. 2
8
Để vượt mốc 400 lớp, Samsung cho biết V10 sử dụng quy trình 3-stack HARC Merge. Thay vì chế tạo toàn bộ cấu trúc ô nhớ siêu cao trong một khối duy nhất, các lớp được chia thành ba phần, sản xuất riêng rồi kết nối theo chiều dọc. Samsung cũng áp dụng các kỹ thuật Multi Hole và Zero Dummy Hole nhằm giảm bớt những thách thức trong quá trình chế tạo cấu trúc có số lớp rất lớn. 13
17
Đây là điểm đáng chú ý bởi việc tăng mật độ NAND không đơn giản chỉ là “xếp thêm lớp”. Khi khối NAND cao hơn, các vấn đề về chế tạo, căn chỉnh và đặc tính điện cũng trở nên phức tạp hơn. Chia cấu trúc thành nhiều phần giúp Samsung tiếp tục mở rộng kiến trúc theo chiều dọc, đồng thời kiểm soát các giới hạn của quy trình.
Các nguồn được cung cấp xác nhận cấu trúc ba stack cùng những kỹ thuật hỗ trợ nói trên, nhưng không mô tả đầy đủ từng bước chế tạo ở cấp độ quy trình.
Kiến trúc V10 tách mảng ô nhớ NAND khỏi phần mạch ngoại vi, thường được gọi là mạch “Peri”. Samsung chế tạo hai thành phần này trên các wafer riêng biệt, sau đó liên kết chúng lại. Cách tiếp cận này cho phép mảng ô nhớ và mạch điều khiển được phát triển, tối ưu độc lập trước khi kết hợp thành một cấu trúc hoàn chỉnh. 2
5
12
Nhờ vậy, Samsung không phải chỉ dựa vào việc làm một chồng wafer duy nhất ngày càng cao để tăng mật độ. Hãng cũng cho biết kiến trúc liên kết wafer hỗ trợ các mạch ngoại vi hiệu năng cao hơn, góp phần vào mức cải thiện về truyền dữ liệu và hiệu quả năng lượng mà V10 công bố. 2
13
Một số thông tin mô tả full capping là cách bố trí trong đó die ngoại vi ở phía dưới có cùng footprint với die mảng ô nhớ ở phía trên, thay vì nhô rộng hơn. Nếu đúng theo cách hiểu này, thiết kế có thể giúp duy trì hiệu quả về diện tích chip và đóng gói, trong khi vẫn giữ lợi ích của việc chế tạo riêng mảng nhớ và mạch ngoại vi.
Tuy nhiên, tài liệu gốc của Samsung và các trích đoạn nguồn hiện có chủ yếu xác nhận kiến trúc tách wafer và liên kết wafer. Chúng chưa độc lập chứng minh các chi tiết hình học sâu hơn của thuật ngữ “full capping”, cũng như cách khớp chính xác footprint giữa hai die. Vì vậy, kiến trúc tổng thể có thể xem là đã được công bố, còn cách diễn giải cụ thể về bố trí full capping nên được tiếp nhận thận trọng.
So sánh do Samsung công bố với V-NAND thế hệ thứ 9 gồm:
Mật độ bit cao hơn có thể giúp tăng dung lượng lưu trữ trong một diện tích vật lý tương đương. Samsung đã liên hệ V10 với các thiết kế SSD dung lượng lớn trong tương lai, bao gồm giải pháp hỗ trợ dung lượng lên tới 128 TB và SSD PCIe Gen7 thế hệ tiếp theo, theo các thông tin về kế hoạch của công ty. 13
Dù vậy, đây vẫn là các tuyên bố hiệu năng từ Samsung, không phải kết quả benchmark độc lập. Những tài liệu hiện có chưa cho biết các mức tăng này sẽ được thể hiện ra sao trên từng mẫu SSD, loại khối lượng công việc hay cấu hình bộ điều khiển cụ thể.
Các trung tâm dữ liệu AI cần lượng lưu trữ lớn cho dữ liệu huấn luyện, checkpoint của mô hình và nhiều loại dữ liệu chuyên sâu khác. NAND không thay thế DRAM băng thông cao, nhưng có thể đảm nhiệm lớp lưu trữ thiên về dung lượng — nơi mật độ và mức tiêu thụ năng lượng có ý nghĩa lớn.
Samsung giới thiệu V10 như một phần trong chiến lược bộ nhớ AI rộng hơn, cùng với zHBM và zNAND-O. Theo mô tả của công ty, zHBM là ý tưởng đặt bộ nhớ băng thông cao gần hoặc theo chiều dọc phía trên bộ tăng tốc AI. Trong khi đó, zNAND-O là ý tưởng NAND hiệu năng cao đang được phát triển ở các phiên bản bốn và tám lớp. 5
6
7
Điểm chung của các hướng tiếp cận này là tận dụng tích hợp theo chiều dọc để giải quyết các giới hạn về không gian, băng thông, điện năng và nhiệt. V10 tập trung vào lớp lưu trữ, còn zHBM và zNAND-O trong các nguồn được cung cấp vẫn là kiến trúc ý tưởng hoặc đang phát triển, chưa phải các sản phẩm thương mại có lịch sản xuất được xác nhận. 1
6
7
Samsung giới thiệu V10 như một nguyên mẫu và công nghệ NAND thế hệ tiếp theo tại hội nghị Future of Memory and Storage (FMS) 2026. Cuộc phỏng vấn ngày 31/8 cùng các thông tin hiện có chưa đưa ra thời điểm cụ thể cho sản xuất hàng loạt hoặc giao hàng thương mại. 1
2
Do đó, một số tuyên bố về lộ trình không nên được xem là cam kết chính thức. Các nguồn được cung cấp chưa đủ để xác nhận chắc chắn thời điểm thương mại hóa V10, kế hoạch ra mắt NAND thế hệ 11 vào năm 2027 hay mục tiêu NAND 1.000 lớp vào năm 2030. Một số báo cáo trước đây từng đề cập mục tiêu 1.000 lớp, nhưng điều đó không đồng nghĩa với một lịch trình đã được Samsung xác nhận. 25
26
Kết luận chắc chắn nhất ở thời điểm này hẹp hơn: V10 cho thấy Samsung đang vượt qua mốc 400 lớp NAND bằng cấu trúc ô nhớ ba stack kết hợp các wafer mảng nhớ và wafer ngoại vi được chế tạo riêng rồi liên kết với nhau. Hãng đồng thời tuyên bố những cải thiện đáng kể về mật độ, I/O và hiệu quả năng lượng. Còn khả năng thương mại hóa và tốc độ tiến tới các thế hệ tiếp theo vẫn là những câu hỏi chưa có câu trả lời cuối cùng.
Studio Global AI
Trang này bao gồm câu trả lời dựa trên nguồn mà bạn có thể tiếp tục bên trong Studio Global.
Trong các tài liệu công bố ngày 31/8/2026, Samsung cho biết nguyên mẫu V10 BV NAND có hơn 400 word line, mật độ bit cao hơn 58%, tốc độ I/O trên 4,8 Gbps và mức tiêu thụ điện thấp hơn 25% so với V9.
Trong các tài liệu công bố ngày 31/8/2026, Samsung cho biết nguyên mẫu V10 BV NAND có hơn 400 word line, mật độ bit cao hơn 58%, tốc độ I/O trên 4,8 Gbps và mức tiêu thụ điện thấp hơn 25% so với V9. Điểm đột phá nằm ở việc tách mảng ô nhớ NAND và mạch ngoại vi trên hai wafer riêng, sau đó liên kết chúng; quy trình 3 stack HARC Merge giúp hiện thực hóa cấu trúc hơn 400 lớp.
V10 là phần lưu trữ dung lượng cao, tiết kiệm năng lượng trong chiến lược bộ nhớ cho AI của Samsung, bên cạnh zHBM và zNAND O.