CoWoS của TSMC và EMIB-T của Intel: Nút thắt mới của chuỗi cung ứng chip AI

Năng lực cung ứng chip AI ngày càng được quyết định ở công đoạn sau khi die logic rời xưởng wafer. TSMC được cho là đang hướng tới việc tăng gấp đôi năng lực đóng gói tiên tiến CoWoS, từ khoảng 130.000 wafer tương đương mỗi tháng trong năm 2026 lên khoảng 260.000 vào cuối năm 2028. Phần mở rộng này được cho là tập trung tại khuôn viên Arizona của TSMC ở Mỹ và cơ sở AP7 tại Đài Loan. Đây là ước tính của giới phân tích được truyền thông Đài Loan dẫn lại, không phải cam kết công suất chi tiết từ TSMC; vì vậy tiến độ, cơ cấu sản phẩm và sản lượng thực tế vẫn chưa chắc chắn. 78

Vì sao CoWoS trở thành điểm nghẽn của chip AI?

CoWoS, viết tắt của Chip-on-Wafer-on-Substrate, là một họ công nghệ đóng gói 2,5D để ghép các die tính toán lớn hoặc nhiều chiplet với bộ nhớ băng thông cao HBM (high-bandwidth memory). Loại gói này phải đồng thời bảo đảm kết nối mật độ rất cao giữa các die, băng thông bộ nhớ lớn, cấp nguồn và tỷ lệ thành phẩm đủ tốt — ở quy mô khó hơn nhiều so với đóng gói chip thông thường.

Với bộ tăng tốc AI hiện đại, sản xuất được die tính toán mới chỉ hoàn thành một phần công việc. Sản phẩm chưa thể xuất xưởng nếu die logic, các chồng HBM, đế nền và gói đóng gói chưa được tích hợp. Vì thế, ngay cả khi còn wafer, năng lực đóng gói tiên tiến vẫn có thể là giới hạn cứng đối với số lượng chip tăng tốc giao được.

Nhu cầu lại tập trung vào một nhóm khách hàng rất nhỏ. Theo phân tích của Epoch AI, NVIDIA, Google, AMD và Amazon đã cùng tiêu thụ hơn 90% năng lực CoWoS toàn cầu và nguồn cung HBM tính theo giá trị trong năm 2025, trong khi chỉ chiếm khoảng 12% sản lượng die logic tiên tiến. 35 TrendForce cũng cho biết tình trạng thiếu CoWoS đã lan sang thiết bị, đế nền, vật liệu đóng gói và nhiều linh kiện khác. 39

Sự tập trung này lý giải vì sao phân bổ công suất trở nên quan trọng: công suất đã được các khách hàng lớn giữ chỗ có thể khiến các nhà phát triển chip AI nhỏ hơn hoặc chương trình chip tùy biến mới phải đối mặt với thời gian thẩm định và mua hàng kéo dài.

TSMC mở rộng mạnh, nhưng các dự báo vẫn chênh lệch

Mốc 260.000 wafer tương đương mỗi tháng vào cuối năm 2028 là một mục tiêu được đưa tin với quy mô rất lớn. Những dự báo công bố khác thấp hơn: Mizuho ước tính 140.000 đơn vị mỗi tháng vào năm 2026 và 190.000–200.000 vào năm 2027; một báo cáo khác dự báo khoảng 220.000 đơn vị mỗi tháng vào cuối năm 2028. 64

Sự chênh lệch này đáng lưu ý. Đây là các ước tính từ chuỗi cung ứng và giới phân tích, không phải những con số bảo đảm có thể quy đổi trực tiếp cho nhau. Chúng có thể dựa trên giả định khác nhau về các biến thể CoWoS, sản lượng thuê ngoài, tỷ lệ thành phẩm và cách quy đổi wafer tương đương. Kết luận bền vững hơn là: TSMC cùng hệ sinh thái đang tăng công suất nhanh, nhưng nhu cầu đóng gói AI cũng tăng rất nhanh.

TSMC cũng đang xây dựng năng lực đóng gói tiên tiến tại Arizona, đồng thời đưa thêm các địa điểm ở Đài Loan vào hoạt động. Tuy nhiên, đóng gói tiên tiến hiện vẫn tập trung chủ yếu ở châu Á; cơ sở tại Mỹ của TSMC là một phần của nỗ lực nội địa hóa kéo dài nhiều năm, chưa thể ngay lập tức thay thế chuỗi cung ứng xoay quanh Đài Loan. 40

EMIB-T của Intel khác CoWoS ra sao?

Công nghệ Embedded Multi-die Interconnect Bridge (EMIB) của Intel đi theo một hướng kiến trúc khác. Thay vì đặt toàn bộ các die lên một interposer silicon kích thước lớn, EMIB nhúng những cầu silicon nhỏ vào đế nền hữu cơ, chỉ tại các vị trí cần kết nối dày đặc và tốc độ cao giữa các die lân cận. 1725

EMIB-T bổ sung các lỗ xuyên silicon (through-silicon vias, TSV) trong cầu nối. Intel cho biết các kênh dọc này đưa điện trực tiếp đến chip, thay vì dẫn vòng quanh cầu, qua đó cải thiện hiệu quả cấp nguồn và truyền tín hiệu trong các gói AI phức tạp. 25

Đánh đổi về kiến trúc có thể hiểu ngắn gọn như sau:

• CoWoS sử dụng cách tích hợp dựa trên interposer lớn, phù hợp với các gói kích thước lớn, cần băng thông cao.
• EMIB/EMIB-T dùng các cầu cục bộ, giảm lượng interposer silicon cần dùng và có tiềm năng chi phí thấp hơn nếu tỷ lệ thành phẩm tương đương. 17

Intel cho biết EMIB-T được định hướng để mở rộng vượt 12 lần kích thước reticle vào năm 2028. 17 Điều đó có thể biến công nghệ này thành lựa chọn đáng kể cho một số hệ thống chiplet rất lớn, nhất là các chip tăng tốc tùy biến có thể tối ưu thiết kế theo cấu trúc cầu nối.

Tuy vậy, không nên xem EMIB-T là sản phẩm thay thế tự động cho CoWoS. Lựa chọn đóng gói gắn chặt với cách bố trí bộ nhớ, sắp xếp die, ngân sách điện năng, thiết kế tản nhiệt, yêu cầu liên kết, lịch phát triển phần mềm và quy trình thẩm định nhà cung cấp. Một khách hàng đã thiết kế quanh một nền tảng đóng gói không nhất thiết có thể chuyển đổi muộn trong vòng đời sản phẩm.

Chuỗi cung ứng chip AI sẽ thay đổi thế nào?

Đóng gói trở thành đầu vào chiến lược

Các công ty chip AI không thể chỉ đặt trước wafer tiến trình tiên tiến. Họ cần bảo đảm quyền tiếp cận đồng bộ với HBM, đế nền tiên tiến, kiểm thử, lắp ráp và công suất đóng gói. Sự khan hiếm CoWoS khiến việc phân bổ đóng gói có thể định hình sản lượng và lịch ra mắt sản phẩm trực tiếp không kém quyền tiếp cận các tiến trình logic tiên tiến. 3539

Điều này khuyến khích đồng thiết kế sớm hơn và các cam kết công suất dài hạn hơn. Nhà cung cấp đóng gói không còn đơn thuần là công đoạn sản xuất cuối cùng, mà trở thành đối tác trọng yếu về kiến trúc lẫn hoạch định nguồn cung.

Chuỗi cung ứng đa dạng hơn, nhưng Đài Loan vẫn then chốt

Công suất TSMC bổ sung tại Arizona cùng hoạt động đóng gói tiên tiến của Intel tại Mỹ tạo ra thêm lựa chọn về địa lý. Intel mô tả EMIB là một phần của nền tảng đóng gói tiên tiến tại Mỹ, còn TSMC đang xây dựng các cơ sở đóng gói tiên tiến đầu tiên của hãng ở Arizona. 2540

Điều này có thể giảm mức độ tập trung ở một mức nhất định, nhưng không xóa bỏ nó. Đài Loan vẫn giữ vai trò trung tâm với đóng gói tiên tiến quy mô lớn; một lựa chọn thay thế đã được thẩm định cần nhiều hơn diện tích nhà xưởng, gồm độ chín của quy trình, tỷ lệ thành phẩm, nguồn vật liệu, tích hợp HBM, kiểm thử và xác nhận từ khách hàng.

Intel, các doanh nghiệp OSAT và nhà cung cấp bộ nhớ có thêm vị thế

Ràng buộc CoWoS tạo cơ hội để Intel Foundry bán năng lực đóng gói độc lập với xưởng sản xuất die logic mà khách hàng lựa chọn. Thiết kế cầu cục bộ của EMIB-T mang lại cho Intel một lựa chọn khác biệt, thay vì sao chép trực tiếp CoWoS. 1725

Cùng lúc đó, các doanh nghiệp lắp ráp và kiểm thử thuê ngoài — thường được gọi là OSAT — nhà cung cấp đế nền và nhà sản xuất HBM trở nên quan trọng hơn về mặt chiến lược. Điểm nghẽn trải dài trên cả một chuỗi đầu vào phụ thuộc lẫn nhau, chứ không nằm ở riêng một dây chuyền đóng gói. 39

Kịch bản có khả năng nhất đến cuối thập niên

Khả năng cao không phải CoWoS biến mất, cũng không phải EMIB-T thắng mọi chương trình. Thị trường đóng gói tiên tiến nhiều khả năng sẽ phân mảnh theo nhu cầu:

• CoWoS tiếp tục quan trọng với các gói chip tăng tốc lớn nhất, đòi hỏi băng thông cao.
• EMIB-T có thể phù hợp với những thiết kế hưởng lợi từ cầu kết nối cục bộ, phương thức cấp nguồn khác và mức sử dụng interposer silicon thấp hơn.
• Tích hợp 3D và đóng gói cấp tấm nền (panel-level packaging) có thể nhận được nhiều chú ý hơn khi kích thước gói, số chồng HBM, nhu cầu điện năng và chi phí cùng tăng.

TSMC được cho là đang theo đuổi lộ trình tăng sản lượng CoPoS — Chip-on-Panel-on-Substrate, một phương thức đóng gói trên tấm nền — vào khoảng 2028–2029, dù các báo cáo sau đó đưa ra khả năng thời điểm muộn hơn. 912 Sự bất định này cho thấy thách thức cốt lõi: lộ trình đóng gói bán dẫn tiến nhanh, nhưng thời điểm thương mại hóa phụ thuộc vào mức độ sẵn sàng của sản xuất không kém tham vọng thiết kế.

Với bên mua chip AI, bài học thực tế rất rõ: năng lực tính toán tiên tiến không còn được mua chỉ ở cấp wafer. Khả năng đặt trước, thẩm định và mở rộng đóng gói tiên tiến đã trở thành một phần của lợi thế cạnh tranh.