Bên trong thỏa thuận chip 2nm của Cadence-Samsung: SF2P, Nvidia và cuộc đua sức mạnh cho AI Vật lý

Đối với nút SF2P tiên tiến nhất, danh mục IP cực kỳ toàn diện và có hiệu năng cao, bao gồm:

• Giao diện truyền dữ liệu nối tiếp tốc độ cao (SerDes)
• Các chuẩn kết nối quan trọng như PCIe và UCIe (Universal Chiplet Interconnect Express – chuẩn kết nối chiplet phổ quát), vốn là yếu tố sống còn cho các thiết kế dạng chiplet. Bạn có thể hình dung UCIe như một "ngôn ngữ chung" cho phép các con chip nhỏ (chiplet) từ các nhà sản xuất khác nhau giao tiếp với nhau một cách liền mạch trên cùng một gói chip.
• Các giao diện bộ nhớ chính như LPDDR6/5x, GDDR7 và DDR5 – những thành phần quyết định tốc độ xử lý dữ liệu của chip AI .

Riêng nút SF4X cũng được trang bị một danh sách ấn tượng bao gồm LPDDR6/5x-14.4G, GDDR7-36G, DDR5-9600 và PCIe 6.0/5.0/CXL 3.2, càng cho thấy bề rộng của sự hợp tác này .

Tích hợp trực tiếp Nvidia: NVLink-C2C và CUDA-X

Một chi tiết nổi bật và đáng chú ý nhất trong thông báo tại SAFE 2026 là sự hiện diện rõ ràng của công nghệ Nvidia trong luồng thiết kế chung. Sự hợp tác này tích hợp NVIDIA NVLink-C2C – một công nghệ kết nối chip-với-chip có băng thông cực cao và độ trễ cực thấp – trực tiếp vào các luồng thiết kế EDA (Tự động hóa Thiết kế Điện tử) và SDA (Thiết kế và Phân tích Hệ thống) của Cadence trên tiến trình SF2P của Samsung. Công nghệ này được kết hợp với các thư viện tăng tốc GPU CUDA-X, giúp tối ưu hóa toàn bộ quy trình thiết kế cho các kiến trúc AI tác nhân (agentic AI) và kiến trúc AI thế hệ tiếp theo .

Sự có mặt của Nvidia mang tính chiến lược sâu sắc. Bản thân Nvidia cũng đang tận dụng chính nền tảng kết hợp Cadence-Samsung để tối ưu hóa các kiến trúc AI và kết nối băng thông cao trong tương lai của mình. Điều này tạo ra một vòng lặp cộng hưởng, nơi hệ sinh thái công cụ thiết kế được tôi luyện qua những yêu cầu khắt khe nhất từ một trong những công ty phần cứng AI hàng đầu thế giới. Nhờ đó, khách hàng sẽ được thừa hưởng một nền tảng đã được chứng minh trên những lộ trình silicon (chip) quyết liệt nhất .

Mở rộng quy mô AI với 3D-IC và 3D Cube-H

Khi việc thu nhỏ transistor ngày càng khó khăn và đắt đỏ, việc mở rộng lên chiều không gian thứ ba trong đóng gói chip trở thành chìa khóa sống còn. Cadence đang cung cấp một luồng tham chiếu (reference flow) được chứng nhận đầy đủ cho công nghệ đóng gói tiên tiến 3D Cube-H của Samsung. Đây không phải là một mục tiêu xa vời trên lộ trình mà là một bộ giải pháp sẵn sàng cho sản xuất, giải quyết những thách thức thiết kế vật lý hóc búa nhất:

• Hỗ trợ Liên kết Đồng Lai (Hybrid Copper Bonding - HCB) cho các kết nối dọc siêu dày đặc. Nói một cách dễ hiểu, đây là kỹ thuật xếp chồng và liên kết trực tiếp các con chip mà không cần các mối hàn nhỏ, cho phép tốc độ truyền dữ liệu giữa chúng nhanh hơn gấp nhiều lần.
• Tự động định tuyến trên đế silicon (silicon interposer) để tích hợp nhiều chiplet phức tạp. Đế silicon như một "tấm nền siêu cao tốc" để kết nối các con chip nằm trên nó.
• Một chuỗi công cụ tích hợp bao gồm nền tảng Integrity 3D-IC, Innovus, Voltus và Pegasus, đảm nhiệm mọi thứ từ quy hoạch sàn, triển khai, cho đến kiểm tra vật lý và ký duyệt cuối cùng .

Luồng tham chiếu này trực tiếp giải quyết những trở ngại thực tế của thiết kế 3D-IC với các cải tiến cụ thể cho tính toàn vẹn nguồn điện, phân tích nhiệt và độ cong vênh, và tối ưu hóa công suất xung đột. Đây chính xác là những mối lo về ký duyệt có thể làm trì hoãn việc xuất xưởng (tape-out) những gói chip đa khuôn tiên tiến nhất .

Ambarella: Khách hàng AI biên 2nm đầu tiên

Mối quan hệ đối tác này đã có một khách hàng được xướng tên để thử nghiệm nền tảng. Ambarella, một công ty hàng đầu về bộ xử lý thị giác AI biên (edge AI), chính là bên tiên phong sử dụng hệ sinh thái này. Công ty đang phát triển một nền tảng AI biên 2nm thế hệ tiếp theo nhắm đến các ứng dụng robot, máy bay không người lái (drone), máy tự hành và các hệ thống cảm biến tiên tiến .

Ambarella đang triển khai IP PCIe 5.0 của Cadence trên nút SF2P và đã công khai tuyên bố rằng sự hợp tác này là thiết yếu để quản lý những phức tạp đáng kể trong thiết kế, kiểm tra và sản xuất đặc thù của nút công nghệ tiên tiến này. Việc lựa chọn 2nm cho các ứng dụng AI biên, thay vì chỉ dành cho GPU trung tâm dữ liệu khổng lồ, là một tín hiệu mạnh mẽ cho thấy nền tảng SF2P đang được định vị cho một loạt các cấu hình công suất và hiệu năng đa dạng .

Bức tranh lớn: Cuộc đua thống trị hạ tầng AI

Thông báo tại SAFE 2026, với chủ đề "The Nexus for Silicon Intelligence" (Tạm dịch: Mối liên kết cho Trí tuệ Silicon), là một phản ứng trực tiếp trước nhu cầu bùng nổ về cơ sở hạ tầng AI và AI Vật lý trên khắp các trung tâm dữ liệu, thiết bị biên và các hệ thống thông minh . Cả Cadence và Samsung đều định hình sự hợp tác này như một cách để cho phép khách hàng cung cấp các hệ thống AI và siêu máy tính (HPC) thế hệ tiếp theo nhanh hơn, bằng cách cung cấp một nền tảng sẵn sàng ký duyệt, đã được kiểm chứng trong sản xuất. Nền tảng này kết hợp công nghệ quy trình tiên tiến, tích hợp 3D-IC và luồng thiết kế tăng tốc GPU .

Bằng cách tích hợp chặt chẽ IP, công cụ EDA, kết nối của Nvidia và đóng gói tiên tiến vào một luồng được chứng nhận duy nhất, Cadence và Samsung đang loại bỏ những rủi ro phân mảnh thường gây khó khăn cho việc áp dụng sớm các nút công nghệ mới. Mối quan hệ đối tác này định vị Samsung Foundry như một lựa chọn thay thế đáng gờm trong cuộc đua 2nm, cung cấp một hệ sinh thái chìa khóa trao tay cạnh tranh trực tiếp cho thế hệ thiết kế chip AI tiếp theo.