Nvidia Feynman: Vì sao A16, SoIC và CPO của TSMC có thể quyết định cuộc đua AI?

Nvidia Feynman là nền tảng tính toán AI được cho là sẽ kế nhiệm Rubin và hướng tới sản xuất hàng loạt vào nửa cuối năm 2028. Điểm đáng chú ý không nằm ở riêng một quy trình sản xuất nhỏ hơn, mà ở việc Feynman có thể kết hợp đồng thời logic tiên tiến, chiplet 3D, bộ nhớ băng thông cao HBM và mạng quang. Các báo cáo trong chuỗi cung ứng cho thấy Nvidia đang phối hợp những yêu cầu này với TSMC từ nhiều năm trước khi sản phẩm ra mắt.

Tuy nhiên, đây vẫn là thông tin từ các báo cáo ngành và chuỗi cung ứng. Nvidia và TSMC chưa công bố đầy đủ thiết kế cuối cùng, phân bổ năng lực sản xuất hay lịch trình thương mại của Feynman.

Feynman có thể thay đổi điều gì so với Rubin?

Thế hệ Rubin tập trung vào việc kết hợp nhiều chiplet với HBM. Theo các báo cáo hiện có, Feynman sẽ đẩy mô hình này xa hơn bằng cách tăng cường sử dụng chiplet 3D và công nghệ xếp chồng SoIC của TSMC, đồng thời bổ sung HBM tùy biến và quang học đồng đóng gói, thường được gọi là CPO.

Quy trình được nhắc đến là A16 của TSMC, được mô tả trong các bài đưa tin là quy trình thuộc nhóm 2 nm nâng cấp hoặc lớp 1,6 nm. Nếu thông tin này chính xác, Feynman sẽ được đưa thẳng lên A16 thay vì sử dụng dòng N2 như một thế hệ trung gian.

Sự kết hợp này có thể giúp tăng mật độ tích hợp, đồng thời giải quyết một phần bài toán điện năng và toàn vẹn tín hiệu trong các cụm AI quy mô rất lớn. Dù vậy, các nguồn hiện chưa đưa ra thông số hiệu năng cuối cùng đã được xác minh. Vì thế, những con số cụ thể về băng thông hoặc hiệu năng của Feynman chưa nên được xem là thông số chính thức của sản phẩm.

TSMC phải chuẩn bị những gì?

Feynman, nếu đúng như các báo cáo mô tả, sẽ cần nhiều hơn số lượng wafer logic tiên tiến. TSMC phải đồng bộ nhiều lớp sản xuất và kiểm thử cùng lúc:

• Sản xuất logic trên A16: TSMC cần đưa A16 lên mức năng suất và sản lượng phù hợp với một nền tảng Nvidia sản xuất số lượng lớn. Các báo cáo xác định A16 là công nghệ dự kiến cho Feynman, nhưng phân bổ cho từng khách hàng và chi tiết sản xuất cuối cùng vẫn chưa được xác nhận.
• Tích hợp 3D bằng SoIC: Việc xếp chồng nhiều chiplet theo chiều dọc sẽ đòi hỏi công suất SoIC lớn hơn đáng kể, cùng năng lực liên kết, kiểm thử, quản lý nhiệt và kiểm soát tỷ lệ đạt để quy trình có thể vận hành hiệu quả ở quy mô lớn.
• Đóng gói HBM và 2.5D: Nền tảng này được kỳ vọng kết hợp tích hợp 3D với HBM và các quy trình đóng gói tiên tiến như CoWoS hoặc công nghệ kế nhiệm. Các nguồn hiện chưa xác lập cấu hình đóng gói cuối cùng của Feynman.
• Sản xuất CPO: Các khối quang học và chip chuyển mạch phải được tích hợp, kiểm thử như một hệ thống sản xuất ổn định, thay vì chỉ dừng ở các bản trình diễn giới hạn. TSMC được cho là tham gia vào chuỗi sản xuất silicon photonics và đóng gói cho các sản phẩm CPO của Nvidia.

Hệ quả chiến lược là năng lực đóng gói có thể quan trọng ngang với năng lực sản xuất bóng bán dẫn trong lộ trình của Nvidia. Một nhà máy có thể sản xuất logic tiên tiến, nhưng một nền tảng AI hoàn chỉnh còn phụ thuộc vào khả năng ghép die, bộ nhớ và kết nối quang với tỷ lệ đạt, mức tiêu thụ điện và đặc tính nhiệt chấp nhận được.

Công suất SoIC được báo cáo sẽ tăng mạnh

Các báo cáo chuỗi cung ứng mô tả kế hoạch mở rộng nhanh công suất SoIC của TSMC. Mục tiêu trước đây được nhắc đến là khoảng 10.000–15.000 wafer mỗi tháng trong năm 2026, sau đó đạt 20.000 wafer mỗi tháng vào cuối năm 2026. Mục tiêu mới được báo cáo là khoảng 50.000 wafer mỗi tháng vào cuối năm 2027.

Nếu đạt được, con số cuối năm 2027 sẽ cao gấp 2,5 lần mục tiêu 20.000 wafer vào cuối năm 2026. Nhu cầu được cho là đến không chỉ từ Nvidia, mà còn từ AMD và những khách hàng đóng gói tiên tiến khác. Vì vậy, toàn bộ công suất này không nhất thiết dành riêng cho Feynman.

Đây là các số liệu kế hoạch được truyền thông ngành đưa tin, không phải phân bổ chính thức từ Nvidia. Hơn nữa, chúng phản ánh công suất wafer, không phải số hệ thống Feynman hoàn thiện. Sản lượng thực tế còn phụ thuộc vào kích thước die, thiết kế gói, tỷ lệ đạt và công đoạn kiểm thử phía sau.

AP7 và AP8: nơi năng lực đóng gói được mở rộng

Kế hoạch mở rộng được báo cáo tập trung vào hai cơ sở AP7 tại Gia Nghĩa (Chiayi) và AP8 tại Khu công nghệ cao miền Nam Đài Loan.

AP7 được mô tả là dự án gồm tám giai đoạn. Các nguồn cho biết những giai đoạn đầu đã có hoạt động lắp đặt thiết bị, trong khi các giai đoạn sau đang ở những mức độ cấp phép và lập kế hoạch khác nhau. Cơ sở này được kỳ vọng hỗ trợ nhiều công nghệ đóng gói tiên tiến, gồm SoIC, CoWoS và các công đoạn liên quan đến CPO, tùy theo nhu cầu khách hàng.

AP8 được mô tả gồm ba giai đoạn P1, P2 và P3, tập trung vào các công nghệ đóng gói tiên tiến như CoWoS. Các báo cáo công khai chưa cung cấp lịch đưa từng giai đoạn vào vận hành đủ đáng tin cậy để coi mọi mốc xây dựng là thời hạn sản xuất chắc chắn.

Điểm quan trọng nằm ở thời gian chuẩn bị. Nhà máy đóng gói và thiết bị phải được lên kế hoạch từ rất lâu trước khi một thế hệ bộ tăng tốc đạt sản lượng lớn. Nếu Feynman thực sự nhắm tới nửa cuối năm 2028, các quyết định về năng lực, thiết bị và chứng nhận quy trình phải được đưa ra sớm hơn nhiều năm.

Rubin và Feynman đang được chuẩn bị song song

Đây không phải một cuộc chuyển giao theo kiểu thế hệ cũ kết thúc rồi thế hệ mới mới bắt đầu. Nvidia được cho là đang đưa Vera Rubin vào giai đoạn sản xuất hàng loạt, đồng thời chuyển một phần nguồn lực nghiên cứu và chuỗi cung ứng sang Feynman. Tài liệu của Nvidia cho biết Vera Rubin đang bước vào sản xuất toàn diện, trong khi các báo cáo ngành đặt mục tiêu của Feynman vào nửa cuối năm 2028.

Việc chồng lấn hai thế hệ tạo ra cả cơ hội lẫn áp lực sản xuất. Nvidia có thể duy trì nhịp ra mắt sản phẩm đều đặn thay vì chờ một thế hệ hoàn tất trước khi chuẩn bị thế hệ tiếp theo. Ngược lại, TSMC và các nhà cung cấp phải vừa đáp ứng nhu cầu Rubin hiện tại, vừa chứng nhận quy trình mới, đóng gói phức tạp hơn, linh kiện quang học và vật liệu liên quan cho Feynman.

Vì sao CPO của Nvidia đáng chú ý?

Nền tảng Spectrum-X Ethernet Photonics của Nvidia là ví dụ sớm cho hướng đi mà Feynman được cho là sẽ tiếp tục. Sản phẩm tích hợp quang học đồng đóng gói trực tiếp với ASIC chuyển mạch, đưa các linh kiện quang đến gần silicon hơn để rút ngắn quãng đường tín hiệu tốc độ cao phải truyền qua kết nối điện. Nvidia cho biết nền tảng này đã tiến vào sản xuất nhờ quá trình đồng thiết kế với hệ sinh thái bán dẫn và hệ thống.

Nvidia mô tả Spectrum-X Ethernet Photonics là hệ thống Ethernet CPO 200G mỗi làn, với băng thông lên tới 409,6 Tb/s trong tài liệu sản phẩm. Trang sản phẩm của hãng liệt kê thời điểm cung cấp vào nửa cuối năm 2026, trong khi các báo cáo ngành cho biết sản phẩm đã được giao cho một số đối tác và đang tiến tới sản xuất số lượng lớn.

Theo thông tin được đưa tin, TSMC đảm nhận vai trò sản xuất silicon photonics, còn Foxconn phụ trách lắp ráp hệ thống chuyển mạch hoàn thiện. Các đối tác khác tham gia vào đóng gói và kiểm thử cấp chip, laser và các cụm quang học phụ trợ.

CPO quan trọng vì khi cụm AI mở rộng, nút thắt không còn chỉ nằm ở tốc độ của bộ tăng tốc. Mức tiêu thụ điện, băng thông, khoảng cách truyền điện và toàn vẹn tín hiệu của mạng kết nối giữa các bộ tăng tốc cũng có thể giới hạn hiệu năng toàn hệ thống. Tích hợp quang học nhằm giải quyết một phần bài toán mở rộng này, dù sản lượng, độ tin cậy và khả năng triển khai thực tế vẫn là những phép thử quan trọng.

Tín hiệu đối với hạ tầng AI năm 2028

Lộ trình Feynman được báo cáo cho thấy cách lập kế hoạch năng lực phần cứng AI đang thay đổi. Quyết định sản phẩm của Nvidia có thể ảnh hưởng tới chi tiêu vốn của TSMC trước cả khi sản phẩm xuất xưởng, bởi nền tảng này cần đầu tư đồng bộ vào logic, tích hợp bộ nhớ, xếp chồng 3D, đóng gói quang học, thiết bị và kiểm thử.

Ba hệ quả nổi bật gồm:

1. Đóng gói tiên tiến trở thành một ràng buộc chiến lược. Mức tăng được báo cáo từ 20.000 lên 50.000 wafer SoIC mỗi tháng cho thấy năng lực tích hợp 3D có thể quan trọng không kém nguồn cung wafer logic tiên tiến.
2. Hệ sinh thái nhà cung cấp gắn chặt hơn với nhịp sản phẩm của Nvidia. Việc xây dựng cơ sở và lắp đặt thiết bị từ sớm là cần thiết, bởi không thể bổ sung nhanh năng lực đóng gói tiên tiến sau khi một thế hệ bộ tăng tốc đã bắt đầu xuất xưởng.
3. Các nhà vận hành đám mây phải đầu tư vào cả hệ thống AI. Một đợt triển khai vào năm 2028 sẽ cần nhiều hơn bộ tăng tốc: đó còn là hệ thống tích hợp HBM, gói tiên tiến, mạng quang, nguồn điện và làm mát. Đây là suy luận từ hướng công nghệ được báo cáo, không phải dự báo chi tiêu đám mây đã được công bố.

Vì vậy, Feynman đáng chú ý không chỉ như tên gọi của một con chip tương lai, mà còn như một tín hiệu về chuỗi cung ứng. Nếu các báo cáo là chính xác, Nvidia đang yêu cầu TSMC xây dựng một nền tảng sản xuất đồng bộ, trong đó logic A16, xếp chồng SoIC, tích hợp HBM và mạng CPO phải trưởng thành gần như cùng lúc. Nút thắt tiếp theo có thể không chỉ là bóng bán dẫn nhỏ nhất, mà là khả năng lắp ráp và kết nối những hệ thống AI khổng lồ một cách ổn định, hiệu quả và đáng tin cậy ở quy mô lớn.