MediaTek Đặt Cược Vào Intel EMIB-T: Vết Nứt Đầu Tiên Trên Pháo Đài TSMC

Đối với Intel Foundry, đây là một khoảnh khắc mang tính bước ngoặt. Giành được thiết kế hàng đầu từ MediaTek – một đối tác trung thành trong lịch sử với TSMC – là sự xác nhận mạnh mẽ từ bên ngoài rằng công nghệ EMIB-T của họ không chỉ là giải pháp thay thế trên giấy, mà là một lựa chọn khả thi để sản xuất các bộ tăng tốc AI phức tạp. Giám đốc tài chính (CFO) của Intel, Dave Zinsner, mới đây đã tuyên bố công ty đang "tiến gần đến việc chốt một số thỏa thuận trị giá hàng tỷ đô la mỗi năm về doanh thu" chỉ riêng cho mảng đóng gói tiên tiến, trong đó EMIB-T là động lực tăng trưởng chính .

Sự cam kết này rất quan trọng vì nó giải quyết một điểm yếu cố hữu trong câu chuyện của Intel Foundry: sự thiếu vắng những câu chuyện thành công nổi bật từ khách hàng bên thứ ba. Với MediaTek, EMIB-T được chuyển đổi từ một sự tò mò về kỹ thuật thành một sản phẩm thương mại đáng tin cậy, mang lại cho các nhà cung cấp dịch vụ siêu quy mô (hyperscaler) và các nhà thiết kế chip khác sự tự tin để đa dạng hóa chuỗi cung ứng của họ, thoát khỏi sự phụ thuộc vào năng lực CoWoS đã quá tải của TSMC .

EMIB-T và CoWoS: Ngã Rẽ Về Mặt Kiến Trúc Kỹ Thuật

Lựa chọn giữa EMIB-T của Intel và CoWoS của TSMC là một quyết định kiến trúc cơ bản, ảnh hưởng đến chi phí, khả năng mở rộng và việc cấp nguồn. Sự khác biệt cốt lõi nằm ở cách chúng kết nối nhiều khuôn tính toán (compute dies) và các ngăn xếp bộ nhớ băng thông cao (HBM).

CoWoS (Chip-on-Wafer-on-Substrate) của TSMC sử dụng một tấm đế silicon thụ động (silicon interposer) có kích thước lớn làm nền tảng để đặt tất cả các con chip lên trên. Tấm đế toàn phần này hoạt động như một siêu xa lộ dữ liệu với hàng nghìn kết nối dọc (TSV), mang lại băng thông cực cao nhưng cũng đi kèm chi phí rất lớn . Kích thước của tấm đế silicon này bị giới hạn bởi giới hạn phơi sáng (reticle limit) của máy quang khắc, điều này hạn chế kích thước gói tối đa và có thể ảnh hưởng tiêu cực đến tỷ lệ thành phẩm khi độ phức tạp tăng lên .

EMIB-T (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) của Intel áp dụng một cách tiếp cận hoàn toàn khác. Thay vì một tấm đế silicon nguyên khối, nó nhúng các cầu nối silicon nhỏ xíu, cục bộ trực tiếp vào đế nền hữu cơ (organic package substrate) chỉ tại những điểm cần kết nối tốc độ cao giữa các khuôn chip cụ thể . Điều này loại bỏ tấm silicon toàn phần đắt đỏ, giảm chi phí vật liệu và cho phép tạo ra các gói chip có kích thước vật lý lớn hơn – lên đến 120×180 mm, có khả năng tích hợp hơn 38 khuôn cầu nối và hơn 12 chiplet tính toán kích thước reticle – vì gói không bị giới hạn bởi reticle của một tấm đế silicon duy nhất .

Một nâng cấp quan trọng trong EMIB-T so với EMIB thế hệ trước của Intel là sự ra đời của kết nối xuyên silicon (TSV) bên trong các cây cầu. Trong khi EMIB cũ định tuyến tín hiệu vòng qua cây cầu, EMIB-T định tuyến chúng xuyên qua nó, cải thiện đáng kể tính toàn vẹn tín hiệu và khả năng cấp nguồn bằng cách giảm hơn 30% điện trở so với đường dẫn nguồn dạng công-xôn (cantilever) cũ . Công nghệ này cũng tích hợp các tụ điện MIM công suất cao, khiến nó phù hợp hơn với các yêu cầu cấp nguồn của bộ nhớ chuẩn HBM4 .

Tóm lại, CoWoS ưu tiên băng thông tối đa thông qua một tấm đế silicon hợp nhất, chi phí cao, trong khi EMIB-T cung cấp một kiến trúc mô-đun hơn, có tiềm năng rẻ hơn và khả năng mở rộng lớn hơn, đánh đổi bằng sự non trẻ của hệ sinh thái và tỷ lệ thành phẩm sản xuất chưa được chứng minh.

Lộ Trình: Từ Hoàn Tất Thiết Kế Đến Sản Xuất Hàng Loạt

Cam kết của MediaTek có một lộ trình cụ thể và đầy tham vọng. Công ty tiết lộ dự án này đang nhắm mục tiêu hoàn tất thiết kế (tape-out) vào quý 4 năm 2026, và bắt đầu sản xuất hàng loạt vào quý 4 năm 2027 . Lịch trình này phù hợp với lộ trình của chính Intel, trong đó EMIB-T sẽ bắt đầu được triển khai sản xuất tại nhà máy trong năm nay, và công nghệ EMIB nói chung dự kiến sẽ bắt đầu tăng trưởng doanh thu đáng kể vào nửa cuối năm 2026 . Việc hoàn tất thiết kế vào cuối năm 2026 đóng vai trò là thời điểm đóng băng thiết kế quan trọng, sau đó, con đường dài và đầy rủi ro để đạt được tỷ lệ thành phẩm cho sản xuất hàng loạt sẽ bắt đầu.

Cảnh Báo Từ Chuyên Gia: Mối Lo Của Ming-Chi Kuo Về Khoảng Cách Tỷ Lệ Thành Phẩm

Lịch trình đầy tham vọng này bị phủ bóng bởi một rủi ro kỹ thuật lớn: tỷ lệ thành phẩm (yield). Nhà phân tích danh tiếng Ming-Chi Kuo nổi lên như một tiếng nói thận trọng, cảnh báo rằng quá trình chuyển đổi từ giai đoạn xác thực sang sản xuất hàng loạt sẽ cực kỳ khó khăn.

Theo các tiết lộ, quy trình EMIB-T của Intel đã đạt được tỷ lệ thành phẩm xác thực công nghệ khoảng 90% trên thế hệ chip TPU tiếp theo của Google, có tên mã là "Humufish", cũng được nhắm mục tiêu cho nửa cuối năm 2027 . Mặc dù ông Kuo mô tả việc đạt được 90% là một "điểm dữ liệu rất tích cực nhưng hợp lý" đối với một công nghệ vẫn đang trong quá trình phát triển, ông nhấn mạnh rằng nó "thấp hơn đáng kể" so với mục tiêu tỷ lệ thành phẩm ~98% được coi là cần thiết cho sản xuất hàng loạt khả thi về mặt thương mại .

Điều quan trọng là, ông Kuo đã phân biệt rạch ròi giữa tỷ lệ thành phẩm xác thực và tỷ lệ thành phẩm sản xuất hàng loạt thực sự, lưu ý rằng với một số thông số kỹ thuật của sản phẩm Humufish vẫn chưa được hoàn thiện, con số 90% đại diện cho dữ liệu xác thực hạn chế hơn là một dự báo sản xuất đáng tin cậy . Lời cảnh báo sâu sắc nhất của ông là hành trình từ 90% lên 98% còn khó khăn hơn cả từ lúc khởi động dự án để đạt đến 90% . Chặng cuối cùng này là nơi các tương tác phức tạp giữa thiết kế, quy trình và vật liệu tạo ra một bối cảnh tối ưu hóa đầy cam go. Một báo cáo nghiên cứu của Citibank củng cố quan điểm thận trọng này, lưu ý rằng do hệ sinh thái trưởng thành và thống trị của mình, TSMC gần như không chịu áp lực cạnh tranh nào từ Intel trong ngắn hạn .

Mối Liên Kết Bí Ẩn Với Google

Thêm phần phức tạp cho câu chuyện là mối quan hệ đối tác được báo cáo rộng rãi nhưng chưa được xác nhận chính thức giữa MediaTek và Google. Các nguồn tin trong chuỗi cung ứng liên tục báo cáo rằng MediaTek đang thiết kế các chip ASIC AI tùy chỉnh, bao gồm cả bộ xử lý tensor (TPU), cho một khách hàng trung tâm dữ liệu lớn – được cho là Google . Tỷ lệ thành phẩm xác thực 90% của EMIB-T đã đạt được cụ thể trên thế hệ TPU tiếp theo của Google, mã danh "Humufish" .

Tuy nhiên, MediaTek đã công khai từ chối xác nhận Google là khách hàng và từ chối bình luận về việc liệu họ có sử dụng công nghệ EMIB cho chip của Google hay không . Sự mơ hồ này khiến cho cam kết độc quyền EMIB-T của MediaTek càng trở nên quan trọng hơn: nó gợi ý rằng ít nhất một khách hàng lớn đã đủ bị thuyết phục bởi lộ trình đóng gói của Intel để bật đèn xanh cho một dự án trên đó, một quyết định được cho là dựa trên lợi ích về chi phí và năng lực của EMIB so với CoWoS đã quá tải .

Một Sự Thay Đổi Lập Trường, Không Phải "Ly Khai"

Cam kết độc quyền EMIB-T là một bước ngoặt chiến lược đầy kịch tính. Chỉ vài ngày trước thông báo tại COMPUTEX, lập trường công khai của MediaTek là một nhà cung cấp trung lập, hỗ trợ cả hai công nghệ. Phó chủ tịch cấp cao Vince Hu đã tuyên bố: "Chúng tôi là một trong số ít các nhà cung cấp silicon tùy chỉnh hỗ trợ cả CoWoS (của TSMC) và EMIB (của Intel). Chúng tôi để khách hàng của mình lựa chọn" .

Bước nhảy vọt từ vị thế trung lập sang một cam kết độc quyền cho một dự án cụ thể cho thấy sự tự tin, nhưng cũng là áp lực to lớn phải đảm bảo năng lực sản xuất. Cuối cùng, quyết định này dường như mang tính thực tế, không phải là một cuộc ly dị hoàn toàn. MediaTek vẫn tiếp tục mối quan hệ sâu sắc với TSMC, hoàn tất thiết kế hệ thống chip (SoC) hàng đầu tiếp theo cho điện thoại thông minh của mình trên tiến trình N2P của TSMC . Đối với MediaTek, canh bạc EMIB-T là một chiến lược song song để đảm bảo họ có thể phục vụ tham vọng chip AI của mình mà không bị bó buộc bởi nút thắt cổ chai từ một nhà cung cấp duy nhất, ngay cả khi điều đó có nghĩa là phải đối mặt với rủi ro kỹ thuật to lớn trong việc đưa một công nghệ đóng gói mới ra thị trường.