Bên trong kế hoạch đầu tư hơn 10 tỷ USD của AMD vào hệ sinh thái bán dẫn Đài Loan

Siliconware Precision Industries (SPIL)
SPIL – công ty con của ASE – cũng tham gia phát triển các công nghệ đóng gói và kết nối mới nhằm tăng hiệu suất và hiệu quả năng lượng cho hệ thống AI.

Các đối tác khác trong chuỗi cung ứng
Một số báo cáo ngành cho thấy AMD có thể hợp tác thêm với các doanh nghiệp đóng gói và kiểm thử khác như Powertech Technology (PTI), dù các cam kết cụ thể với PTI chưa được công bố chi tiết trong các thông báo chính thức.

Công nghệ trọng tâm: EFB‑based 2.5D Interconnect

Trung tâm của chiến lược này là công nghệ đóng gói EFB‑based 2.5D (Elevated Fanout Bridge) – một dạng kiến trúc liên kết chiplet bằng cầu nối tốc độ cao.

Công nghệ này cho phép:

• Tăng băng thông kết nối giữa các chiplet
• Cải thiện hiệu quả năng lượng
• Mở rộng khả năng xây dựng các hệ thống đa‑chip lớn

Đối với các bộ xử lý AI hiện đại, nơi nhiều chiplet phải giao tiếp liên tục với bộ nhớ HBM và các bộ tăng tốc, những cải tiến này có thể mang lại hiệu suất cao hơn đáng kể trên mỗi watt điện tiêu thụ.

Hỗ trợ CPU EPYC thế hệ 6 “Venice”

Một mục tiêu lớn của hệ sinh thái đóng gói mới là CPU AMD EPYC thế hệ thứ 6, có tên mã “Venice”.

Các thông tin được công bố cho thấy Venice sẽ:

• Được sản xuất trên quy trình 2 nm của TSMC tại Đài Loan
• Hướng tới các workload AI và HPC (tính toán hiệu năng cao)
• Tận dụng công nghệ đóng gói tiên tiến để cải thiện giao tiếp giữa các chiplet

Nhờ kết nối EFB 2.5D, băng thông giữa chiplet và bộ nhớ có thể tăng đáng kể, giúp Venice đạt hiệu năng trên mỗi watt tốt hơn và khả năng mở rộng cao hơn cho các hệ thống AI lớn.

Nền tảng Helios: AI ở cấp độ rack

Khoản đầu tư tại Đài Loan cũng nhằm phục vụ nền tảng AI Helios của AMD, một kiến trúc hạ tầng AI ở cấp độ rack (rack‑scale).

Một cấu hình Helios điển hình bao gồm:

• CPU EPYC “Venice”
• GPU AMD Instinct MI450X hoặc các bộ tăng tốc dòng MI400
• Hệ thống kết nối và bộ nhớ băng thông cao

AMD cho biết các hệ thống Helios dự kiến bắt đầu được triển khai ở quy mô nhiều gigawatt từ nửa cuối năm 2026, hướng tới các trung tâm dữ liệu hyperscale.

Điều này cho thấy AMD đang chuyển từ việc chỉ bán CPU hoặc GPU riêng lẻ sang cung cấp toàn bộ nền tảng hạ tầng AI tích hợp.

Vì sao đóng gói chip trở thành “điểm nghẽn” của AI

Trong cuộc đua phần cứng AI, sản xuất wafer tiên tiến chỉ là một phần của bài toán. Các chip hiện đại thường kết hợp:

• Kiến trúc chiplet
• Bộ nhớ HBM
• Kết nối tốc độ cực cao
• Công nghệ ghép 3D (hybrid bonding)

Tất cả đều phụ thuộc vào đóng gói bán dẫn tiên tiến. Nếu không có đủ năng lực đóng gói, ngay cả khi sản xuất wafer đủ lớn, các hãng chip vẫn không thể đưa sản phẩm ra thị trường với quy mô lớn.

Tăng sức cạnh tranh với Nvidia

Giới phân tích xem khoản đầu tư này là một bước đi quan trọng để AMD thu hẹp khoảng cách với Nvidia trong thị trường AI trung tâm dữ liệu.

Bằng cách đầu tư trực tiếp vào hệ sinh thái bán dẫn Đài Loan, AMD có thể:

• Đảm bảo nguồn năng lực đóng gói tiên tiến dài hạn
• Tăng khả năng chống đứt gãy chuỗi cung ứng
• Đẩy nhanh việc triển khai các hệ thống AI rack‑scale như Helios

Điều đó giúp AMD chuyển từ mô hình bán chip riêng lẻ sang cung cấp hạ tầng AI hoàn chỉnh cho các trung tâm dữ liệu hyperscale.

Bức tranh lớn hơn

Khoản đầu tư hơn 10 tỷ USD cho thấy một xu hướng lớn của ngành bán dẫn: cuộc cạnh tranh AI ngày càng phụ thuộc vào toàn bộ hệ sinh thái sản xuất, không chỉ riêng thiết kế chip.

Bằng cách tăng cường hợp tác với các công ty đóng gói tại Đài Loan và phát triển công nghệ liên kết mới như EFB 2.5D, AMD đang đặt nền tảng để các CPU Venice và hệ thống Helios AI rack có thể mở rộng quy mô cùng nhu cầu tính toán AI đang tăng mạnh trên toàn cầu.