Panther Lake cho thấy bước tiến nào của Intel 18A — và giới hạn nào vẫn còn?

Phân tích tháo chip của SemiAnalysis với Intel Core Ultra 7 365 cho thấy một cái nhìn cận cảnh về 18A trong sản phẩm thương mại: tile tính toán dùng transistor RibbonFET dạng gate-all-around và công nghệ cấp điện mặt sau PowerVia. Đồng thời, kết quả cũng cho thấy vì sao Panther Lake không phải là con chip hoàn toàn dùng 18A — và vì sao một thiết kế thương mại thành công chưa đủ để khẳng định Intel dẫn trước TSMC hay Samsung về tiến trình sản xuất. 12

Bên trong Intel 18A có gì?

Các lát cắt cho thấy RibbonFET có bốn tấm silicon nằm ngang xếp chồng; cổng bao quanh mỗi kênh dẫn. Với PowerVia, nguồn điện đi qua mạng kim loại riêng ở mặt sau của chip và các via xuyên silicon kích thước nano. Cách bố trí này dành lại một phần đường dây ở mặt trước vốn có thể phải dùng để cấp điện. 34

Đây là những lựa chọn tích hợp đáng kể, nhưng không đồng nghĩa hiệu năng tăng lên mà không phải đánh đổi. Phân tích đề cập đến các yếu tố như điện dung, điện trở nhiệt và độ phức tạp của quy trình. Hình ảnh mặt cắt cho biết Intel cấu tạo transistor ra sao, chứ không chứng minh sản phẩm hoàn chỉnh chạy nhanh hơn hay mát hơn thiết kế đối thủ. 4

Panther Lake ghép nhiều tiến trình trên cùng một gói chip

Panther Lake kết hợp ba tile hoạt động trên một tile nền thụ động bằng công nghệ đóng gói Foveros-S của Intel. Tile tính toán được sản xuất trên Intel 18A. Tile đồ họa tùy cấu hình: phiên bản GT1 nhỏ hơn dùng Intel 3, còn GT2 lớn hơn dùng TSMC N3E. Tile I/O dùng TSMC N6. 12

Điều này quan trọng khi đánh giá con chip: Panther Lake chứng minh 18A được dùng cho tile tính toán, không phải mọi phần trong cả gói chip. Tile tính toán tích hợp lõi CPU, NPU, các khối xử lý media và bộ nhớ đệm phía bộ nhớ; đồ họa và I/O vẫn nằm trên các tile riêng. 34

Mật độ logic 18A so với các tiến trình khác

SemiAnalysis đo được mật độ logic của tile tính toán 18A trên Panther Lake gần tương đương với phần logic đồ họa TSMC N3E trong cùng gói chip. Phân tích cũng cho thấy 18A không dẫn đầu về mật độ đỉnh trong các kết quả được báo cáo cho TSMC N3P, TSMC N2 và Samsung SF2. Đây là phép so sánh một số vùng logic cụ thể, không phải bảng xếp hạng toàn diện cho mọi đặc tính hay sản phẩm dùng các tiến trình đó. 2

RibbonFET và MBCFET của Samsung: khác biệt cấu trúc chưa phải kết luận về nhiệt

RibbonFET của Intel và MBCFET của Samsung đều là thiết kế transistor nanosheet gate-all-around. Phân tích mô tả cấu trúc bốn tấm của Intel cùng cách kết hợp với cấp điện mặt sau, rồi đối chiếu với cách Samsung SF2 giữ hệ thống cấp điện ở mặt trước và sử dụng vật liệu tiếp xúc, liên kết khác. 34

Những khác biệt này cho thấy hai công ty chọn cách tích hợp khác nhau. Nhưng chỉ nhìn vào cấu trúc không thể kết luận chip nào mát hơn hoặc mạnh hơn. Phần bàn về điện trở nhiệt là một đánh đổi ở cấp quy trình, không phải phép đo nhiệt trực tiếp giữa sản phẩm Intel và Samsung hoàn chỉnh. 4

Các tín hiệu sản xuất nói lên điều gì — và chưa nói lên điều gì?

Intel và ASML cho biết đã xử lý hơn một triệu wafer bằng công nghệ High-NA EUV, tính gộp các giai đoạn chứng nhận thiết bị, nghiên cứu và phát triển, cùng sản xuất. High-NA được dùng trên một số lớp chọn lọc của một số bộ xử lý Panther Lake. Con số tích lũy này cho thấy kinh nghiệm vận hành thiết bị, không phải số wafer Panther Lake hoàn thiện hay số wafer được tạo mẫu hoàn toàn bằng High-NA. 19

Một báo cáo riêng nêu thông lượng của máy EXE:5200B là 175 wafer mỗi giờ ở một chế độ, giảm còn khoảng 125 wafer mỗi giờ khi cần ghép mẫu (stitching). Đây là minh họa cho sự đánh đổi về thông lượng khi phải ghép mẫu, chứ tự nó không đo được tổng chi phí hay sản lượng sản xuất của Intel. 22

Một ước tính của giới phân tích cho rằng yield của 18A vào khoảng 80%, nhưng không công bố cơ sở đo; Intel cũng chưa đưa ra con số yield tuyệt đối. Vì vậy, ước tính này không thể dùng để kết luận yield trên toàn bộ sản lượng 18A hay xác nhận chi phí đã ngang đối thủ. 24

Wildcat Lake cho thấy Intel còn chọn cách thiết kế khác: tile tính toán được cho là nhỏ hơn 38% so với Panther Lake và dùng gói đa chip nền hữu cơ thay cho Foveros. Điều đó mở rộng phạm vi sản phẩm dùng công nghệ liên quan, nhưng kích thước die nhỏ hơn hay kết quả tháo chip Panther Lake đều chưa chứng minh Intel đã vượt các đối thủ về mật độ, hiệu quả kinh tế sản xuất hoặc năng lực làm GPU cao cấp. 5

Kết luận

Panther Lake là bằng chứng cụ thể cho thấy Intel đã tích hợp RibbonFET và PowerVia vào một bộ xử lý thương mại, đồng thời ghép tile tính toán 18A với các tile sản xuất trên tiến trình khác. Giới hạn cũng rõ ràng: mật độ logic 18A đo được trong phân tích gần ngang N3E, chứ không cao hơn mọi tiến trình cạnh tranh. Kinh nghiệm High-NA và các ước tính yield cho thấy Intel đang tiến lên, nhưng những số liệu hiện có vẫn để ngỏ câu hỏi về phạm vi yield, thông lượng và sức cạnh tranh tổng thể. 2192224