Câu trả lờiĐã xuất bản19 nguồn
TSMC muốn tăng 50 lần năng lực tính toán AI nhờ đóng gói chip và quang tử
TSMC dự báo việc kết hợp công nghệ xếp chồng 3D SoIC và đóng gói 2.5D CoWoS có thể nâng hiệu năng tính toán toàn hệ thống lên khoảng 50 lần so với năm 2024 vào năm 2029. Theo April Li, hạ tầng AI tương lai phải đồng thiết kế cả bộ xử lý, bộ nhớ, kết nối, lưu trữ, cấp điện và làm mát trên quy mô chip, máy chủ và trun...
Đăng bởiBiên tập bằng GPT-5.6 LunaHình ảnh được tạo bằng GPT Image 1.5
Câu trả lời nghiên cứu
Bài học chính
- TSMC dự báo việc kết hợp công nghệ xếp chồng 3D SoIC và đóng gói 2.5D CoWoS có thể nâng hiệu năng tính toán toàn hệ thống lên khoảng 50 lần so với năm 2024 vào năm 2029.
- Theo April Li, hạ tầng AI tương lai phải đồng thiết kế cả bộ xử lý, bộ nhớ, kết nối, lưu trữ, cấp điện và làm mát trên quy mô chip, máy chủ và trung tâm dữ liệu.
- Nhu cầu suy luận đang trở thành động lực chính: TSMC cho biết nhu cầu tính toán AI tăng khoảng 5 lần mỗi năm, còn khối lượng token suy luận đã tăng gần 500 lần so với năm 2022.
Prompt AI
openai.comCreate a landscape editorial hero image for this Studio Global article: What did TSMC announce at SEMICON Taiwan 2026 about its strategy for the “true industrialization of AI,” including its projection of a 50-fo. Article summary: TSMC’s message was that AI is becoming a systems-integration business, not merely a race to make faster chips or models. Its strategy combines leading-edge logic with 3DFabric packaging and silicon photonics to address t. Topic tags: general, general web, user generated, government, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermar
Thông điệp trung tâm của TSMC tại SEMICON Taiwan 2026 là cuộc đua AI sắp tới sẽ không chỉ thuộc về những con chip nhanh hơn hay các mô hình lớn hơn. Lợi thế sẽ nằm ở khả năng kết nối và tối ưu toàn bộ hệ thống — từ logic, bộ nhớ, đóng gói, truyền dữ liệu cho đến máy chủ và trung tâm dữ liệu. 1
3
Mục tiêu 50 lần năng lực tính toán vào năm 2029
TSMC dự báo việc kết hợp công nghệ xếp chồng 3D SoIC với đóng gói 2.5D CoWoS có thể đưa năng lực tính toán của toàn hệ thống lên khoảng 50 lần mức của năm 2024 vào năm 2029. Con số này phản ánh sự chuyển dịch từ cách đo tiến bộ dựa chủ yếu trên một bộ xử lý sang mô hình kết hợp nhiều khuôn chip tính toán, bộ nhớ băng thông cao và liên kết mật độ lớn trong cùng một hệ thống. 3
Lộ trình 3DFabric được công bố gồm tích hợp N2P trên N3P bằng SoIC vào năm 2026 và A14 trên A14 vào năm 2029, với bước liên kết thu hẹp xuống 4,5 micromet. Mục tiêu là tăng mật độ cũng như hiệu quả kết nối giữa các linh kiện xếp chồng hoặc đặt cạnh nhau. 3
15
Suy luận đang thay đổi hạ tầng AI
April Li, Giám đốc phát triển kinh doanh AI và điện toán hiệu năng cao của TSMC, cho biết nhu cầu tính toán AI đang tăng khoảng 5 lần mỗi năm. Bà cũng dẫn số liệu cho thấy khối lượng token suy luận đã tăng gần 500 lần so với năm 2022. 1
3
Suy luận là giai đoạn AI tạo câu trả lời hoặc thực hiện tác vụ cho người dùng, thay vì giai đoạn huấn luyện mô hình. Tốc độ tăng trưởng mới ngày càng đến từ suy luận, khi các hệ thống AI có khả năng lập luận và AI tác nhân xử lý nhiều token hơn cho mỗi lần tương tác, đồng thời hoạt động liên tục trong quy trình doanh nghiệp hoặc các ứng dụng AI vật lý. 1
23
Điều này đặt ra yêu cầu khác cho hạ tầng. Hệ thống tương lai phải phục vụ nhiều người dùng hơn, nhiều truy vấn hơn và lượng tính toán lớn hơn trên mỗi truy vấn — qua đó tạo thêm áp lực lên bộ tăng tốc AI, bộ nhớ, mạng lưới, điện năng và hệ thống làm mát.
Nút thắt không chỉ nằm ở năng lực xử lý
Lập luận của Li xoay quanh một vấn đề hiệu suất: di chuyển dữ liệu có thể chiếm tới 60% hoạt động trong các tải công việc AI điển hình, trong khi những bộ tăng tốc AI đắt tiền đôi khi chỉ đạt mức sử dụng dưới 40%. 1
23
Nói cách khác, bổ sung thêm năng lực tính toán chưa chắc mang lại mức tăng hiệu quả tương ứng. Dữ liệu vẫn phải di chuyển giữa logic và bộ nhớ, giữa các chip trong một gói, qua các giá máy chủ và trong toàn bộ trung tâm dữ liệu mà không làm vượt giới hạn về điện năng hoặc khả năng tản nhiệt.
Vì vậy, TSMC đề xuất tối ưu toàn bộ đường đi của dữ liệu — từ tính toán, bộ nhớ, kết nối và lưu trữ đến cấp điện, làm mát, giá máy chủ và hạ tầng trung tâm dữ liệu. Theo cách tiếp cận này, đóng gói tiên tiến không còn chỉ là một công đoạn sản xuất mà trở thành một phần của kiến trúc AI.
CoWoS mở rộng để phục vụ hệ thống nhiều khuôn chip
Theo các báo cáo về lộ trình đóng gói tiên tiến, TSMC hiện đã sản xuất các gói CoWoS kích thước 5,5 lần reticle và dự kiến tiến tới các gói 14 lần reticle vào khoảng năm 2028, với cấu hình được báo cáo gồm khoảng 10 khuôn chip tính toán và 20 cụm HBM. 3
CoWoS, viết tắt của chip-on-wafer-on-substrate, đặt chip logic và bộ nhớ băng thông cao trong một gói tích hợp chặt chẽ. Kích thước gói lớn hơn cho phép bộ tăng tốc AI kết hợp nhiều năng lực tính toán và bộ nhớ mà không phải phụ thuộc vào một khuôn chip nguyên khối khổng lồ.
Cách làm này cũng phản ánh những giới hạn thực tế của sản xuất chip tiên tiến. Chia một hệ thống thành nhiều khuôn chip có thể tăng tính linh hoạt trong sản xuất, nhưng đồng thời khiến thiết kế gói, mật độ liên kết, kiểm thử và quản lý nhiệt trở nên quan trọng hơn.
Quang tử silicon là lớp kết nối tiếp theo
TSMC cũng xem quang tử silicon và quang học đồng đóng gói là hướng giải quyết các giới hạn của kết nối điện trong hạ tầng AI. Lộ trình băng thông của nền tảng COUPE được báo cáo tăng từ 3,2 Tbps lên hơn 12,8 Tbps. TSMC dự báo quang tử silicon có thể chiếm hơn một nửa thị trường bộ thu phát quang vào năm 2027, trong khi một số nhà cung cấp được kỳ vọng bắt đầu sản xuất hàng loạt quang học đồng đóng gói vào cuối năm 2026. 3
Mục tiêu rộng hơn là đưa kết nối quang đến gần gói chip tính toán. Khoảng cách ngắn hơn giữa linh kiện điện tử và quang tử có thể hỗ trợ băng thông cao hơn, đồng thời cải thiện hiệu quả sử dụng năng lượng. Tuy nhiên, phương án này cũng đòi hỏi thêm năng lực về laser, đầu nối cáp quang, đóng gói và kiểm định. 10
13
Công suất CoWoS vẫn là biến số lớn
Lộ trình công nghệ không tự động xóa bỏ vấn đề nguồn cung. Các ước tính trong ngành cho rằng công suất CoWoS của TSMC có thể đạt khoảng 120.000–140.000 wafer mỗi tháng vào cuối năm 2026, tăng từ khoảng 13.000–16.000 wafer mỗi tháng vào cuối năm 2023. Đây là ước tính thị trường, không phải con số công suất được TSMC chính thức công bố trong các thông tin về sự kiện SEMICON Taiwan. 6
36
Các báo cáo dựa trên nhận định của nhà đầu tư tổ chức ước tính khoảng cách cung — cầu CoWoS có thể thu hẹp từ khoảng 20% xuống còn khoảng 10% vào cuối năm 2026 khi công suất được mở rộng. Đây là cải thiện đáng kể, nhưng vẫn đồng nghĩa nhu cầu cao hơn nguồn cung. 36
Phân bổ công suất cũng là một rủi ro. Nvidia được cho là chiếm khoảng 60% nhu cầu hoặc sản lượng CoWoS của TSMC trong năm 2026, khiến AMD, Broadcom và các nhà cung cấp dịch vụ đám mây phải cạnh tranh cho phần còn lại. Đây là phân tích thị trường, không phải con số phân bổ mới được TSMC công bố tại SEMICON Taiwan. 4
TSMC muốn mở rộng vai trò trong chuỗi AI
Thay đổi chiến lược của TSMC không chỉ là nâng cấp công nghệ đóng gói. Li mô tả vai trò của công ty đang mở rộng từ sản xuất silicon đến trung tâm dữ liệu, và cuối cùng là token do hệ thống AI tạo ra. 1
Nếu hiện thực hóa, TSMC sẽ ngày càng giống một đơn vị điều phối lớp hạ tầng vật lý của AI: công nghệ logic tiên tiến, tích hợp HBM, đóng gói tiên tiến, I/O quang, thiết kế nhiệt, cấp điện và kiểm định toàn hệ thống. Những thách thức còn lại vì thế không chỉ nằm ở sản lượng wafer và gói chip, mà còn ở linh kiện quang, kiểm thử, làm mát và khả năng phối hợp giữa nhiều nhà cung cấp.
Luận điểm về “công nghiệp hóa thực sự của AI” của TSMC rốt cuộc là một canh bạc vào khả năng tích hợp. Dự báo tăng 50 lần là rất tham vọng, nhưng chính lộ trình của công ty cho thấy để đạt được mục tiêu đó, ngành bán dẫn phải giải quyết các kết nối giữa những linh kiện — đồng thời mở rộng chuỗi cung ứng sản xuất chúng — gần như quan trọng ngang với việc tạo ra những con chip nhanh hơn.
Studio Global AI
Tiếp tục nghiên cứu của bạn
Trang này bao gồm câu trả lời dựa trên nguồn mà bạn có thể tiếp tục bên trong Studio Global.
Người ta cũng hỏi
Câu trả lời ngắn gọn cho "TSMC muốn tăng 50 lần năng lực tính toán AI nhờ đóng gói chip và quang tử" là gì?
TSMC dự báo việc kết hợp công nghệ xếp chồng 3D SoIC và đóng gói 2.5D CoWoS có thể nâng hiệu năng tính toán toàn hệ thống lên khoảng 50 lần so với năm 2024 vào năm 2029.
Những điểm chính cần xác nhận đầu tiên là gì?
TSMC dự báo việc kết hợp công nghệ xếp chồng 3D SoIC và đóng gói 2.5D CoWoS có thể nâng hiệu năng tính toán toàn hệ thống lên khoảng 50 lần so với năm 2024 vào năm 2029. Theo April Li, hạ tầng AI tương lai phải đồng thiết kế cả bộ xử lý, bộ nhớ, kết nối, lưu trữ, cấp điện và làm mát trên quy mô chip, máy chủ và trung tâm dữ liệu.
Tôi nên làm gì tiếp theo trong thực tế?
Nhu cầu suy luận đang trở thành động lực chính: TSMC cho biết nhu cầu tính toán AI tăng khoảng 5 lần mỗi năm, còn khối lượng token suy luận đã tăng gần 500 lần so với năm 2022.