Tại Hội nghị quốc tế IEEE về Mạch và Hệ thống 2026 ở Thượng Hải, Huawei đề xuất Tau (τ) Scaling Law, tập trung rút ngắn thời gian truyền tín hiệu thay vì chủ yếu thu nhỏ kích thước transistor. Khung này kết hợp LogicFolding với tối ưu đồng bộ ở cấp thiết bị, mạch, chip và hệ thống, trong đó có UnifiedBus và kiến trú...
Câu trả lời nghiên cứu

Create a landscape editorial hero image for this Studio Global article: What did HUAWEI announce at the 2026 IEEE International Symposium on Circuits and Systems in Shanghai through He Tingbo’s keynote “New Semic. Article summary: At ISCAS 2026 in Shanghai, He Tingbo announced Huawei’s Tau (τ) Scaling Law: a proposed successor to traditional geometry-led scaling that treats reducing signal-propagation time as the primary route to continued semicon. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Tại Hội nghị quốc tế IEEE về Mạch và Hệ thống (ISCAS) 2026 ở Thượng Hải, Huawei đã giới thiệu điều công ty gọi là Tau (τ) Scaling Law. Trong bài phát biểu với chủ đề “New Semiconductor Path in Practice”, He Tingbo cho rằng tiến bộ của chip trong tương lai không nên chỉ được đánh giá bằng việc transistor nhỏ đến đâu, mà còn bằng việc tín hiệu và khối lượng công việc có thể đi qua hệ thống nhanh đến mức nào. 23
Đây nên được hiểu là một khung thiết kế và tối ưu hóa, không phải một quy trình sản xuất bán dẫn mới. Huawei liên hệ Tau Scaling Law với LogicFolding, sự đồng tối ưu giữa phần mềm và phần cứng, cùng các công nghệ liên kết hệ thống nhằm cải thiện hiệu năng, hiệu quả năng lượng và mật độ transistor hữu dụng khi việc thu nhỏ hình học truyền thống ngày càng khó khăn. 12
Cách mở rộng chip truyền thống chủ yếu đo tiến bộ bằng kích thước transistor nhỏ hơn và mật độ transistor cao hơn. Với τ scaling, Huawei muốn chuyển trọng tâm sang độ trễ truyền tín hiệu và tổng thời gian thực thi. Theo lập luận của công ty, nếu giảm được độ trễ trên toàn bộ ngăn xếp công nghệ, chip vẫn có thể tăng tốc ngay cả khi tốc độ thu nhỏ transistor chậm lại. 235
Điều này không có nghĩa kích thước transistor trở nên không quan trọng. Thay vào đó, Huawei đưa ra một cách nhìn rộng hơn: tối ưu điện trở, điện dung, đường dây, kiến trúc và luồng dữ liệu — những yếu tố quyết định hệ thống hoàn thành công việc nhanh đến đâu.
Huawei mô tả chiến lược Tau Scaling Law qua bốn tầng tối ưu hóa liên kết với nhau.
Ở cấp transistor và liên kết, mục tiêu là giảm điện trở cũng như điện dung ký sinh. Hai đặc tính điện này góp phần tạo ra độ trễ tín hiệu và mức tiêu thụ năng lượng. Cải thiện chúng có thể rút ngắn hằng số thời gian của transistor và các kết nối giữa chúng. 2
Ở cấp mạch, Huawei hướng đến việc rút ngắn các đường dây thuộc đường tới hạn, đồng thời giảm tải điện trở và điện dung. Mục tiêu là giúp tín hiệu đi qua logic nhanh hơn và giảm năng lượng cần cho mỗi phép tính. LogicFolding được Huawei giới thiệu như một trong những công nghệ hỗ trợ tầng này. 25
Đề xuất của Huawei không dừng ở những cải tiến riêng lẻ trong mạch. Ở cấp chip, công ty muốn phần mềm, kiến trúc và silicon được thiết kế đồng thời dựa trên các khối lượng công việc thực tế.
Cách tiếp cận này chú trọng tối ưu luồng lệnh, luồng dữ liệu và khả năng xử lý song song, thay vì xem số lượng transistor thô là thước đo duy nhất của năng lực chip. 2
Ở cấp hệ thống, Huawei gắn τ scaling với công nghệ liên kết UnifiedBus và kiến trúc “cluster + SuperPoD”. Công ty cho biết UnifiedBus được thiết kế để phục vụ các hệ thống huấn luyện và suy luận AI quy mô lớn, kết nối các bộ xử lý với băng thông cao, độ trễ thấp và cơ chế định địa chỉ bộ nhớ thống nhất, qua đó giúp hạ tầng vận hành giống một máy tính logic duy nhất. 17
Đây là các mục tiêu kiến trúc và tuyên bố từ Huawei, chưa phải tiêu chuẩn ngành được xác nhận độc lập. Điểm liên quan đến Tau Scaling Law nằm ở chỗ giao tiếp giữa các chip và máy chủ được xem như một phần của bài toán hiệu năng: giảm độ trễ liên kết có thể tăng tốc toàn hệ thống, ngay cả khi từng transistor không nhỏ hơn đáng kể.
Huawei cho biết đã áp dụng Tau Scaling Law vào các sản phẩm smartphone và điện toán AI, đồng thời đã thiết kế và sản xuất hàng loạt 381 chip dựa trên phương pháp này trong sáu năm qua. Con số này xuất phát từ công bố của chính Huawei. 2
Công ty cũng cho biết các chip smartphone Kirin dự kiến ra mắt vào mùa thu năm 2026 sẽ là những sản phẩm đầu tiên áp dụng đầy đủ kiến trúc LogicFolding. 257
Mục tiêu dài hạn của Huawei là đến năm 2031, các chip cao cấp được thiết kế theo khung này đạt mật độ transistor tương đương quy trình 14 Å, hay 1,4 nm. Đây là mục tiêu tương đương về mật độ transistor, không phải bằng chứng cho thấy Huawei đã chế tạo được một quy trình sản xuất 1,4 nm được kiểm chứng độc lập. 251231
Chưa thể kết luận như vậy. Huawei đang định vị τ scaling như một nguyên tắc kế nhiệm hoặc phương án thay thế định hướng cho Moore’s Law, trong bối cảnh những lợi ích lịch sử từ việc thu nhỏ transistor ngày càng khó đạt được và tốn kém hơn.
Tuy nhiên, việc gọi đây là một “định luật” không biến nó thành định luật vật lý được chấp nhận phổ quát. Các nguồn hiện có cũng chưa độc lập xác minh toàn bộ mức tăng hiệu năng, hiệu quả năng lượng hay mật độ mà Huawei dự phóng.
Những ý tưởng cốt lõi — giảm điện trở, điện dung, độ trễ đường dây, chi phí di chuyển dữ liệu và chi phí giao tiếp giữa các hệ thống — vốn là các hướng tối ưu hóa quen thuộc trong kỹ thuật. Điểm Huawei nhấn mạnh là cần phối hợp chúng thành một chiến lược mở rộng chính, trải dài từ thiết bị, mạch, chip đến hệ thống điện toán hoàn chỉnh. 1219
Đề xuất của Huawei phản ánh một chuyển dịch rộng hơn trong ngành điện toán tiên tiến. Khi các bước nhảy từ quy trình sản xuất hàng đầu chậm lại, hiệu năng ngày càng phụ thuộc vào kiến trúc, đóng gói, bộ nhớ, liên kết và phần mềm được tối ưu cho từng loại công việc.
Theo nghĩa đó, Tau Scaling Law không hẳn tuyên bố hình học của transistor đã mất vai trò. Nó đặt ra một câu hỏi khác: thời gian để hoàn thành một phép tính có quan trọng không kém kích thước transistor hay không?
He Tingbo cũng kêu gọi sự cởi mở và hợp tác giữa các nhà khoa học, kỹ sư và đối tác công nghiệp, cho rằng tiến bộ bán dẫn là bài toán không một công ty nào có thể tự giải quyết. 2
Bài kiểm chứng thực tế sẽ đến từ các sản phẩm Kirin và điện toán AI sắp tới: chúng có tạo ra mức cải thiện đo được nhờ LogicFolding và cách tiếp cận τ hay không. Cho đến khi những kết quả này được đánh giá độc lập, công bố của Huawei nên được xem là một lộ trình bán dẫn đầy tham vọng — chưa phải bằng chứng rằng Moore’s Law đã thực sự bị thay thế.
Studio Global AI
Trang này bao gồm câu trả lời dựa trên nguồn mà bạn có thể tiếp tục bên trong Studio Global.
Tại Hội nghị quốc tế IEEE về Mạch và Hệ thống 2026 ở Thượng Hải, Huawei đề xuất Tau (τ) Scaling Law, tập trung rút ngắn thời gian truyền tín hiệu thay vì chủ yếu thu nhỏ kích thước transistor.
Tại Hội nghị quốc tế IEEE về Mạch và Hệ thống 2026 ở Thượng Hải, Huawei đề xuất Tau (τ) Scaling Law, tập trung rút ngắn thời gian truyền tín hiệu thay vì chủ yếu thu nhỏ kích thước transistor. Khung này kết hợp LogicFolding với tối ưu đồng bộ ở cấp thiết bị, mạch, chip và hệ thống, trong đó có UnifiedBus và kiến trúc cluster + SuperPoD cho điện toán AI.
Tau Scaling Law chưa phải một định luật vật lý được ngành công nghiệp công nhận rộng rãi hay sự thay thế đã được chứng minh cho Moore’s Law; các lợi ích tham vọng nhất vẫn cần đánh giá độc lập.